本發(fā)明公開了一種在集成電路晶圓測試過程中用統(tǒng)計測試數(shù)據(jù)來判定測試硬件狀態(tài)的方法;在晶圓測試過程中生成的測試數(shù)據(jù)不僅反映出每個
芯片的物理參數(shù)、內(nèi)部模塊的功能、芯片制造工藝,還可以反映出測試過程中測試硬件的狀態(tài)。本發(fā)明針對多site并行測試,用site良率統(tǒng)計方法檢查測試硬件在測試過程中的狀態(tài)是否有缺陷。通過本發(fā)明的方法,從海量測試數(shù)據(jù)中統(tǒng)計歸納每個Site的良率,得出具體bin值分布,就可以快速定位測試硬件失效原因并采取解決措施,保證了測試質(zhì)量。
聲明:
“用于多site并行測試的site良率統(tǒng)計方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)