公開了基于改善的設(shè)計和材料組合以提供改善的每I/O載流量的微電子結(jié)構(gòu)。本發(fā)明的優(yōu)選實施方式使用以下一個或多個的組合:(1)下凸塊冶金,通過增大通道直徑或者通過具有多個BLM下方的通道開口,增強每I/O的電流;(2)較厚的下凸塊冶金,其中良好導(dǎo)體冶金的使用與增加的厚度一起使用;(3)對于電源和/或地通道連接,采用凸塊冶金下方較大的通道直徑、較大的焊料凸塊直徑和/或其它電流增強特征;(4)在無Pb合金中采用添加劑,以改變微結(jié)構(gòu),從而最小化焊料中或金屬間轉(zhuǎn)變處的原子遷移。
聲明:
“半導(dǎo)體封裝組件及組裝半導(dǎo)體封裝的方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)