本發(fā)明涉及集成電路領(lǐng)域,提供了一種DRAM良率分析系統(tǒng),用于對DRAM
芯片的電性失效數(shù)據(jù)進(jìn)行分析并獲得可能失效原因,其中存儲模塊存儲有多個失效模板,每個失效模板對應(yīng)于至少一種可能失效原因,在數(shù)據(jù)輸入模塊獲取DRAM芯片的電性失效數(shù)據(jù)后,圖形化模塊可將電性失效數(shù)據(jù)進(jìn)行處理并標(biāo)記于一網(wǎng)格圖中,通過分析模塊可對被標(biāo)記的網(wǎng)格圖與所述多個失效模板進(jìn)行比較以得到與被標(biāo)記的網(wǎng)格圖匹配的至少一種失效模板,從而可得到與被標(biāo)記的網(wǎng)格圖對應(yīng)的可能失效原因。利用上述DRAM良率分析系統(tǒng)可以從DRAM芯片的電性失效數(shù)據(jù)及時獲得可能失效原因,從而有利于快速提升DRAM芯片的良率。
聲明:
“DRAM良率分析系統(tǒng)” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)