本申請(qǐng)涉及一種存儲(chǔ)器，包括存儲(chǔ)模塊、讀模塊、第一校驗(yàn)?zāi)K及第二校驗(yàn)?zāi)K，存儲(chǔ)模塊包括多個(gè)感測(cè)放大器陣列和多個(gè)存儲(chǔ)單元陣列，感測(cè)放大器陣列與存儲(chǔ)單元陣列交替排布；第一數(shù)據(jù)線與各感測(cè)放大器陣列均電連接；讀模塊用于對(duì)第一數(shù)據(jù)線上的數(shù)據(jù)進(jìn)行讀??；第一校驗(yàn)?zāi)K、第二校驗(yàn)?zāi)K與讀模塊均電連接；讀模塊被配置為：將讀取數(shù)據(jù)的部分傳輸至第一校驗(yàn)?zāi)K以進(jìn)行檢錯(cuò)和/或糾錯(cuò)，并將讀取數(shù)據(jù)的另外部分傳輸至第二校驗(yàn)?zāi)K以進(jìn)行檢錯(cuò)和/或糾錯(cuò)；其中，傳輸至第一校驗(yàn)?zāi)K的數(shù)據(jù)與傳輸至第二校驗(yàn)?zāi)K的數(shù)據(jù)分別來自于相鄰的感測(cè)放大器陣列。本申請(qǐng)能夠及時(shí)發(fā)現(xiàn)并修復(fù)半導(dǎo)體存儲(chǔ)裝置中相鄰存儲(chǔ)單元失效缺陷。