本發(fā)明公開了應(yīng)用于FPGA的失效定位方法。該方法通過根據(jù)被測
芯片的底層物理網(wǎng)表和原始代碼,確定用于失效分析的代碼塊范圍;對(duì)所述代碼塊范圍對(duì)應(yīng)的底層電路進(jìn)行二次布線操作,將所述底層電路的多個(gè)fabric電路的中間節(jié)點(diǎn)數(shù)據(jù)引出到芯片外;根據(jù)所述中間節(jié)點(diǎn)數(shù)據(jù)分析所述底層物理網(wǎng)表,生成以代碼塊為單位的多套測試集,每套測試集包括多個(gè)測試pattern;根據(jù)所述多個(gè)測試集對(duì)被測芯片進(jìn)行實(shí)測,并收集失效信息;根據(jù)所述失效信息,定位至芯片失效的物理位置。本發(fā)明技術(shù)方案通過保留原始物理網(wǎng)表和復(fù)現(xiàn)失效,實(shí)現(xiàn)了縮小失效范圍和精確定位失效位置。
聲明:
“應(yīng)用于FPGA的失效定位方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)