本發(fā)明提供一種集成電路和半導體裝置制造方法、隔絕區(qū)域階高控制方法,其隔絕區(qū)域的階高之間具有較佳的一致性。集成電路的制造方法包括提供一基板,其具有一個或多個溝槽;填充上述一個或多個溝槽;對已填充的一個或多個上述溝槽進行一化學機械研磨工藝,其中一個或多個上述溝槽中的每一個包括一厚度;測量已填充的一個或多個上述溝槽中的每一個的上述厚度;根據(jù)已填充的一個或多個上述溝槽中的每一個的已測量的上述厚度決定進行一蝕刻工藝的一總時間。以已決定的上述總時間進行上述蝕刻工藝。本發(fā)明提供優(yōu)點:改善元件的整體性能;提供更好的關鍵尺寸一致性;提升對工藝變異的控制,特別是階高的變異;以及易于與公知工藝整合。
聲明:
“集成電路和半導體裝置制造方法、隔絕區(qū)域階高控制方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業(yè)用途,請聯(lián)系該技術所有人。
我是此專利(論文)的發(fā)明人(作者)