本實(shí)用新型公開(kāi)了一種抑制電源噪聲的晶體振蕩器失效檢測(cè)電路,包括dummy支路,失效檢測(cè)模塊,晶體振蕩器;利用主振蕩電路的dummy支路產(chǎn)生參考電壓VREF,作為失效檢測(cè)模塊的參考電壓,與晶體振蕩器的輸入引腳信號(hào)XI_OUT比較得到失效檢測(cè)判斷結(jié)果。第一NMOS管M1所在的支路是晶體振蕩器振蕩提供電流的主要支路,第二NMOS管M0所在的支路是dummy支路;第一電流源I1和第二電流源I0是一組匹配的電流鏡結(jié)構(gòu),第一NMOS管M1和第二NMOS管M0是一組匹配的NMOS管,使得第一NMOS管M1和第二NMOS管M0具有相同的VDS。本發(fā)明利用主振蕩電路的dummy支路產(chǎn)生參考電壓進(jìn)行失效檢測(cè)判決,VREF=VDS+R0*I0參考電壓隨工藝角變化,使得失效檢測(cè)結(jié)果取決于R0*I0的大小,因此工藝角變化不會(huì)影響失效檢測(cè)判決結(jié)果。
聲明:
“抑制電源噪聲的晶體振蕩器失效檢測(cè)電路” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)