本發(fā)明涉及芯片失效測試結(jié)構(gòu)、包括其的芯片及應(yīng)用其的測試方法，涉及芯片制造封裝測試技術(shù)，通過芯片內(nèi)部的多層金屬層、位于金屬層之間的通孔、芯片表面的焊墊、封裝基板上的焊盤以及位于焊墊與焊盤之間的凸塊組成測試通路，通過測試金屬層、焊墊與焊盤中的任意兩者之間的電學參數(shù)值判斷芯片是否連接失效，并精確定位連接失效的位置，整合了晶圓制造工藝及封裝廠倒裝焊封裝測試工藝的測試結(jié)構(gòu)，使倒裝焊封裝之后芯片的可靠性測試更加簡便。