本發(fā)明提供一種半導(dǎo)體存儲(chǔ)裝置的測(cè)試電路,包括:第一失效檢測(cè)單元,被配置為通過(guò)將從第一存儲(chǔ)模塊的存儲(chǔ)單元組輸出的多個(gè)第一測(cè)試數(shù)據(jù)信號(hào)進(jìn)行組合來(lái)檢測(cè)第一存儲(chǔ)模塊的存儲(chǔ)單元組的失效;第二失效檢測(cè)單元,被配置為通過(guò)將從第二存儲(chǔ)模塊的存儲(chǔ)單元組輸出的多個(gè)第二測(cè)試數(shù)據(jù)信號(hào)進(jìn)行組合來(lái)檢測(cè)第二存儲(chǔ)模塊的存儲(chǔ)單元組的失效;公共失效檢測(cè)單元,被配置為通過(guò)將多個(gè)第一測(cè)試數(shù)據(jù)信號(hào)以及多個(gè)第二測(cè)試數(shù)據(jù)信號(hào)進(jìn)行組合來(lái)檢測(cè)第一存儲(chǔ)模塊和第二存儲(chǔ)模塊的存儲(chǔ)單元組的失效;以及失效確定單元,被配置為根據(jù)第一失效檢測(cè)單元和第二失效檢測(cè)單元的檢測(cè)結(jié)果來(lái)輸出第一失效檢測(cè)單元和第二失效檢測(cè)單元的檢測(cè)結(jié)果或輸出公共失效檢測(cè)單元的檢測(cè)結(jié)果。