本發(fā)明提供了一種存儲(chǔ)芯片測(cè)試電路裝置以及方法，第一存儲(chǔ)陣列輸出的第一測(cè)試數(shù)據(jù)通過(guò)第一壓縮電路進(jìn)行壓縮，生成第一壓縮數(shù)據(jù)。第二存儲(chǔ)陣列輸出的第二測(cè)試數(shù)據(jù)通過(guò)第二壓縮電路進(jìn)行壓縮，生成第二壓縮數(shù)據(jù)。利用第三壓縮電路對(duì)第一壓縮數(shù)據(jù)和第二壓縮數(shù)據(jù)進(jìn)行再次壓縮，生成第三壓縮數(shù)據(jù)。不僅可以將生成的第一壓縮數(shù)據(jù)輸出，還可以通過(guò)多路復(fù)用器選擇輸出第二壓縮數(shù)據(jù)和第三壓縮數(shù)據(jù)中的一種。不僅能夠得到存儲(chǔ)芯片是否失效的檢測(cè)結(jié)論，還可以得到存儲(chǔ)芯片中第一存儲(chǔ)陣列以及第二存儲(chǔ)陣列失效的檢測(cè)結(jié)論，精確定位失效位置。測(cè)試機(jī)通過(guò)連接一個(gè)端口能夠得到存儲(chǔ)芯片以及存儲(chǔ)陣列的失效情況，提高了測(cè)試效率。