本發(fā)明公開了一種
芯片系統(tǒng)時鐘安全保障電路,所述電路包括時鐘選擇電路、時鐘失效檢測電路、系統(tǒng)時鐘選擇寄存器、失效時間閾值寄存器和檢測時間閾值寄存器;所述時鐘選擇電路輸入端和時鐘失效檢測電路輸入端均接入外部低速晶振輸入時鐘、外部高速晶振輸入時鐘,所述時鐘選擇電路輸入端與時鐘失效檢測電路輸出端信號連接,所述系統(tǒng)時鐘選擇寄存器輸出端、失效時間閾值寄存器和檢測時間閾值寄存器均與時鐘失效檢測電路輸入端信號連接。本發(fā)明通過復(fù)用系統(tǒng)時鐘選擇寄存器,用一套系統(tǒng)時鐘失效檢測電路,有效實(shí)現(xiàn)對多個時鐘源失效的檢測,大大節(jié)約了芯片面積和設(shè)計(jì)復(fù)雜度。
聲明:
“芯片系統(tǒng)時鐘安全保障電路及芯片” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)