本發(fā)明涉及一種
芯片布線方法、芯片布線裝置、電子設(shè)備及存儲(chǔ)介質(zhì),芯片布線方法包括基于初始布線狀態(tài)報(bào)告中走線的布線參數(shù),調(diào)整相鄰走線之間的布線間距,生成預(yù)測(cè)布線狀態(tài)報(bào)告;布線參數(shù)包括布線密度、走線類型和對(duì)應(yīng)的經(jīng)驗(yàn)缺陷尺寸分布中至少一種;基于預(yù)測(cè)布線狀態(tài)報(bào)告對(duì)芯片進(jìn)行布線設(shè)計(jì)。本發(fā)明解決了現(xiàn)有技術(shù)無(wú)法很好控制芯片缺陷引起芯片失效概率高的技術(shù)問(wèn)題,本發(fā)明通過(guò)后端物理實(shí)現(xiàn)的方法來(lái)減少缺陷defect落在芯片走線上或是走線之間引起芯片失效的概率。
聲明:
“芯片布線方法、芯片布線裝置、電子設(shè)備及存儲(chǔ)介質(zhì)” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)