本發(fā)明涉及一種可提取
芯片和電路板物理指紋的混合PUF電路及提取方法。包括Arbiter PUF電路:包括能夠產(chǎn)生兩路片內(nèi)延遲信號(hào)的N級(jí)開關(guān)延遲模塊,以及仲裁器模塊;芯片外部的延時(shí)電路:包括能夠產(chǎn)生兩路片外延遲信號(hào)的片外對(duì)稱延遲模塊,片外延遲信號(hào)與片內(nèi)延遲信號(hào)疊加后得到的兩路總延遲信號(hào)輸入到芯片內(nèi)部的仲裁器模塊;本發(fā)明只需要用到4個(gè)Pad引腳和2個(gè)外部延遲生成模塊,即可以生成2N個(gè)激勵(lì)響應(yīng)對(duì),對(duì)外部引腳和資源的消耗很小。由于外部延遲模塊的兩路延遲信號(hào)很難被探測,而且即使被探測也無法被偽造,而且任何改變外部電路板物理環(huán)境的嘗試都會(huì)導(dǎo)致輸出結(jié)果永久失效,且無法重建,因此具有很好的防篡改和防偽造效果。
聲明:
“可提取芯片和電路板物理指紋的混合PUF電路及提取方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)