高閾值電壓穩(wěn)定性和低柵漏電的gan hemt器件結(jié)構(gòu)及制備方法

技術(shù)領(lǐng)域

1.本發(fā)明屬于半導(dǎo)體氮化鎵電子器件技術(shù)領(lǐng)域，具體涉及一種高閾值電壓穩(wěn)定性和低柵漏電的gan hemt器件結(jié)構(gòu)及制備方法。

背景技術(shù)：

2.gan寬禁帶半導(dǎo)體材料具有禁帶寬度大、擊穿場強高、極化系數(shù)高、電子遷移率和電子飽和漂移速度高等一系列材料優(yōu)勢，同時與algan形成異質(zhì)結(jié)后會產(chǎn)生高濃度高遷移率的二維電子氣，這些優(yōu)勢使gan成為制備新一代高性能高頻功率開關(guān)器件的優(yōu)選材料。目前，以gan為基礎(chǔ)制備的hemt功率器件可以分為耗盡型器件和增強型器件兩大類。然而，耗盡型gan hemt器件因其固有的負柵壓關(guān)斷引起的高功率損耗問題使其應(yīng)用有限，在實際應(yīng)用中，具有零柵壓關(guān)斷且失效保護功能的增強型gan hemt器件相比耗盡型gan hemt器件應(yīng)用更為廣泛，也更受市場青睞，其良好的性能表現(xiàn)使其在諸如消費類電子、軌道交通、工業(yè)設(shè)備、通信基站等多方面具有十分廣闊的應(yīng)用前景。

3.實現(xiàn)增強型gan hemt器件的技術(shù)中主要包括p型gan帽層技術(shù)、薄勢壘結(jié)構(gòu)、凹槽柵結(jié)構(gòu)和柵下f離子注入等，其中p型gan帽層技術(shù)實現(xiàn)的增強型器件已成功在市場上運用。盡管如此，目前p型gan帽層仍然存在一些難以克服的問題：如實現(xiàn)的閾值電壓較低、p型gan非柵區(qū)刻蝕均勻性差及刻蝕過程中在algan表面會引入高密度的表面缺陷等。因此，相關(guān)研究人員提出可以使用低溫合成、只通過剝離操作就可以實現(xiàn)增強型gan hemt器件的p型金屬氧化物(氧化亞錫，氧化鎳等)材料來代替p型gan帽層，以達到解決上述問題的同時降低工藝成本的目的。

4.然而，到目前為止，已公開的采用p型金屬氧化物帽層(主要為氧化鎳、氧化亞銅)制備的gan hemt器件，要么為負的閾值電壓正漂效果不明顯，仍然為耗盡型器件；要么其實現(xiàn)的器件閾值電壓較低(不到1v)，尚無明顯的應(yīng)用潛力。在p型金屬氧化物中，p型氧化亞錫(p型sno)在不經(jīng)摻雜情況下的p型濃度可高達10

19

cm-3

、禁帶寬度可達3.9ev，同時可利用多種薄膜工藝實現(xiàn)低溫沉積?；诖?，研究發(fā)現(xiàn)，通過使用純p型sno作為柵帽層制備增強型的gan hemt器件，在不經(jīng)優(yōu)化的前提下成功實現(xiàn)了大于1v的閾值電壓和大于4v的柵擊穿電壓，同時理論仿真表明該器件的閾值電壓可超過4v，而柵擊穿電壓可超過7v，表現(xiàn)了極大應(yīng)用潛力。

5.然而，純p型sno gan hemt器件還面臨著如下問題：(1)純p型sno材料本身處于亞穩(wěn)態(tài)，其亞穩(wěn)態(tài)特性主要表現(xiàn)為容易和外來水分子中的氫離子反應(yīng)生成絡(luò)合物，同時在涉及高溫工藝時生成n型氧化錫(sno2)而失去p型sno的材料特性，因此采用p型sno作柵帽層的gan hemt器件面臨著閾值電壓不穩(wěn)定的問題。(2)純p型sno在與柵金屬接觸時形成的冶金結(jié)處峰值電場過大及峰值電場的不均勻使器件發(fā)生提前擊穿現(xiàn)象，造成器件的柵耐壓較低、柵漏電較大。

技術(shù)實現(xiàn)要素：

6.為了解決現(xiàn)有技術(shù)中存在的上述問題，本發(fā)明提供了一種高閾值電壓穩(wěn)定性和低柵漏電的gan hemt器件結(jié)構(gòu)及制備方法。本發(fā)明要解決的技術(shù)問題通過以下技術(shù)方案實現(xiàn)：

7.本發(fā)明實施例提供了一種高閾值電壓穩(wěn)定性和低柵漏電的gan hemt器件結(jié)構(gòu)，包括：襯底、緩沖層、溝道層、勢壘層、源極、漏極、鈍化層、純p型sno層、原子摻雜的sno基薄膜層和柵極，其中，

8.所述襯底、所述緩沖層、所述溝道層、所述勢壘層依次層疊；

9.所述源極位于所述勢壘層的一端，所述漏極位于所述勢壘層的另一端；

10.所述純p型sno層位于所述源極和所述漏極之間的部分所述勢壘層上；

11.所述原子摻雜的sno基薄膜層覆蓋所述純p型sno層的上表面；

12.所述柵極位于所述原子摻雜的sno基薄膜層的部分表面上；

13.所述鈍化層覆蓋所述純p型sno層和所述源極之間的勢壘層表面、所述純p型sno層和所述漏極之間的勢壘層表面，且覆蓋所述原子摻雜的sno基薄膜層的部分表面。

14.在本發(fā)明的一個實施例中，所述襯底的材料包括藍寶石、碳化硅、硅、氮化鎵中的一種或多種；

15.所述緩沖層和所述溝道層的材料均包括氮化鎵；

16.所述勢壘層的材料包括al

x

ga

1-x

n，x為0.1-0.25；

17.所述鈍化層的材料包括氮化硅、二氧化硅中的一種或多種。

18.在本發(fā)明的一個實施例中，所述緩沖層的厚度為1-5μm；

19.所述溝道層的厚度為50-500nm；

20.所述勢壘層的厚度為10-40nm；

21.所述鈍化層的厚度為50-400nm；

22.所述純p型sno層的厚度為70-150nm。

23.在本發(fā)明的一個實施例中，所述原子摻雜的sno基薄膜層的材料包括ca

x

sn

1-x

o、mg

x

sn

1-x

o、in

x

sn

1-x

o中的一種或多種，x為0.1-0.3；

24.所述原子摻雜的sno基薄膜層中原子摻雜的濃度為7

×

10

17-9

×

10

19

cm-3

。

25.在本發(fā)明的一個實施例中，所述原子摻雜的sno基薄膜層的厚度為10-40nm。

26.在本發(fā)明的一個實施例中，所述原子摻雜的sno基薄膜層還覆蓋所述純p型sno層的側(cè)面。

27.本發(fā)明的另一實施例提供了一種高閾值電壓穩(wěn)定性和低柵漏電的gan hemt器件結(jié)構(gòu)的制備方法，包括步驟：

28.s1、在襯底上依次制備緩沖層、溝道層和勢壘層；

29.s2、在所述勢壘層的一端制備源極，另一端制備漏極；

30.s3、采用低溫合成技術(shù)，在所述源極和所述漏極之間的部分所述勢壘層上制備純p型sno層；

31.s4、采用低溫合成技術(shù)，在所述純p型sno層的上表面制備原子摻雜的sno基薄膜層，或者，采用低溫合成技術(shù)，在所述純p型sno層的上表面和側(cè)表面制備原子摻雜的sno基薄膜層；

32.s5、利用低溫淀積工藝，在所述純p型sno層和所述源極之間的勢壘層表面、所述純p型sno層和所述漏極之間的勢壘層表面、所述原子摻雜的sno基薄膜層的部分表面制備鈍化層；

33.s6、在所述原子摻雜的sno基薄膜層的部分表面上制備柵極。

34.在本發(fā)明的一個實施例中，步驟s4包括：

35.s41、在勢壘層上制作掩膜，之后用氮氣或氬氣對外延片進行打膠預(yù)處理；

36.s42、利用射頻磁控濺射方法，在所述純p型sno層的上表面制備原子摻雜的sno基薄膜層。

37.在本發(fā)明的一個實施例中，所述低溫合成技術(shù)包括射頻磁控濺射方法、直流濺射方法、原子力沉積法和溶膠-凝膠法；

38.所述低溫淀積工藝包括電感耦合等離子體化學(xué)氣相淀積工藝，所述電感耦合等離子體化學(xué)氣相淀積中反應(yīng)室溫度為120-150℃。

39.在本發(fā)明的一個實施例中，所述原子摻雜的sno基薄膜層包括ca

x

sn

1-x

o、mg

x

sn

1-x

o、in

x

sn

1-x

o中的一種或多種，x為0.1-0.3；

40.所述原子摻雜的sno基薄膜層中原子摻雜的濃度為7

×

10

17-9

×

10

19

cm-3

。

41.與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果：

42.1、本發(fā)明通過在純p型sno層上再淀積一層原子摻雜的sno基薄膜層作為純p型sno層與外界水分子的隔絕層，阻擋外界水分子和p型sno層直接接觸，緩解p型sno與外界水分子中的氫離子反應(yīng)，提高了器件閾值電壓的穩(wěn)定性；同時，淀積的原子摻雜的sno基薄膜層的p型濃度小于p型sno層的p型濃度，低p型濃度的薄膜層與柵金屬直接接觸形成的耗盡區(qū)會進一步展寬，進而降低了p型sno gan hemt器件中冶金結(jié)處的峰值電場，從而達到提高器件的柵耐壓和降低柵漏電的目的；因此，總體上改善了純p型sno gan hemt的柵耐壓及柵漏電。

43.2、本發(fā)明在鈍化工藝過程中，采用低溫淀積工藝生長鈍化層，避免鈍化過程中因高溫對p型sno層的氧化，進一步提高器件閾值電壓的穩(wěn)定性。

44.3、本發(fā)明在制備原子摻雜的sno基薄膜層之前采用氬氣打膠預(yù)處理而非氧氣打膠預(yù)處理，避免工藝中預(yù)處理過程氧氣對p型sno層的氧化，進一步提高器件閾值電壓的穩(wěn)定性。

附圖說明

45.圖1為本發(fā)明實施例提供的一種高閾值電壓穩(wěn)定性和低柵漏電的gan hemt器件結(jié)構(gòu)的結(jié)構(gòu)示意圖；

46.圖2為本發(fā)明實施例提供的另一種高閾值電壓穩(wěn)定性和低柵漏電的gan hemt器件結(jié)構(gòu)的結(jié)構(gòu)示意圖；

47.圖3為基于silvaco軟件器件仿真模型經(jīng)校準之后p型sno gan hemt和ca

x

sn

1-x

o層/p型sno gan hemt在柵極電壓為0v時的仿真能帶圖；

48.圖4為對純p型sno gan hemt和ca

x

sn

1-x

o層/p型sno gan hemt柵帽層在柵極電壓為1v時的電場仿真圖；

49.圖5a-圖5f為本發(fā)明實施例提供的一種高閾值電壓穩(wěn)定性和低柵漏電的gan hemt

器件結(jié)構(gòu)的制備方法過程示意圖。

具體實施方式

50.下面結(jié)合具體實施例對本發(fā)明做進一步詳細的描述，但本發(fā)明的實施方式不限于此。

51.實施例一

52.請參見圖1和圖2，圖1為本發(fā)明實施例提供的一種高閾值電壓穩(wěn)定性和低柵漏電的gan hemt器件結(jié)構(gòu)的結(jié)構(gòu)示意圖，圖2為本發(fā)明實施例提供的另一種高閾值電壓穩(wěn)定性和低柵漏電的gan hemt器件結(jié)構(gòu)的結(jié)構(gòu)示意圖。

53.本實施例的目的在于提出一種改善純p型sno gan hemt閾值電壓穩(wěn)定性及提高器件柵可靠性的器件結(jié)構(gòu)，該器件結(jié)構(gòu)包括：襯底1、緩沖層2、溝道層3、勢壘層4、源極5、漏極6、鈍化層7、純p型sno層8、原子摻雜的sno基薄膜層9和柵極10。其中，襯底1、緩沖層2、溝道層3、勢壘層4依次層疊；源極5位于勢壘層4的一端，漏極6位于勢壘層4的另一端；純p型sno層8位于源極5和漏極6之間的部分勢壘層4上；原子摻雜的sno基薄膜層9覆蓋純p型sno層8的上表面；柵極10位于原子摻雜的sno基薄膜層9的部分表面上；鈍化層7覆蓋純p型sno層8和源極5之間的勢壘層4表面、純p型sno層8和漏極6之間的勢壘層4表面，且覆蓋原子摻雜的sno基薄膜層9的部分表面。

54.具體的，原子摻雜的sno基薄膜層9將純p型sno層8的上表面完全覆蓋?。辉訐诫s的sno基薄膜層9可以不覆蓋純p型sno層8的側(cè)面，此時，純p型sno層8的側(cè)面與鈍化層7接觸，如圖1所示；原子摻雜的sno基薄膜層9也可以覆蓋純p型sno層8的兩個側(cè)面，此時，覆蓋在兩個側(cè)面的原子摻雜的sno基薄膜層9與鈍化層7接觸，如圖2所示。由于實際工藝的限制，原子摻雜的sno基薄膜層9通常覆蓋在純p型sno層8的上表面以及純p型sno層8的兩個側(cè)面。

55.在一個具體實施例中，襯底1的材料包括藍寶石、碳化硅、硅、氮化鎵中的一種或多種；緩沖層2和溝道層3的材料均包括氮化鎵；勢壘層4的材料包括al

x

ga

1-x

n，x即al組分為0.1-0.25；鈍化層7的材料包括氮化硅、二氧化硅中的一種或多種。緩沖層2的厚度為1-5μm；溝道層3的厚度為50-500nm；勢壘層6的厚度為10-40nm；鈍化層7的厚度為50-400nm；純p型sno層8的厚度為70-150nm。

56.在一個具體實施例中，原子摻雜的sno基薄膜層9為低p型濃度的薄膜，其p型濃度小于純p型sno層8的p型濃度。原子摻雜的sno基薄膜層9的材料包括ca

x

sn

1-x

o、mg

x

sn

1-x

o、in

x

sn

1-x

o中的一種或多種，x為0.1-0.3；其中，ca

x

sn

1-x

o為摻雜ca原子的ca

x

sn

1-x

o，mg

x

sn

1-x

o為摻雜mg原子的mg

x

sn

1-x

o，in

x

sn

1-x

o為摻雜in原子的in

x

sn

1-x

o。原子摻雜的sno基薄膜層9中原子摻雜的濃度為7

×

10

17-9

×

10

19

cm-3

。原子摻雜的sno基薄膜層9的厚度為10-40nm。

57.本實施例通過研究發(fā)現(xiàn)，α-sno原子層一般為四方層狀結(jié)構(gòu)，該p型sno層的sn-o鍵長和層間間距分別為和而通過摻雜不同比例的原子，例如ca原子，所形成的ca

x

sn

1-x

o表示摻雜ca原子的組分層的sn-o鍵長和層間間距均不同程度地小于純sno層的sn-o鍵長和層間間距，這表明摻ca的sno氧化層結(jié)構(gòu)更致密，更穩(wěn)定，同時也就更不易受到溫度和外來水分子中氫離子的影響。同時比起純p型sno薄膜，摻雜ca原子的ca

x

sn

1-x

o層的空穴濃度會數(shù)量級地降低。因此本實施例為了緩解p型sno gan hemt器件面臨的問題，通過在純p型sno層上再生長一層原子摻雜的sno基薄膜層作為sno層與外界水分子的隔絕層，同

時作為與柵金屬的接觸層。

58.進一步的，通過在純p型sno層上再淀積一層原子摻雜的sno基薄膜層作為純p型sno層與外界水分子的隔絕層，阻擋外界水分子和p型sno層直接接觸，緩解p型sno與外界水分子中的氫離子反應(yīng)，提高了器件閾值電壓的穩(wěn)定性；同時，淀積的原子摻雜的低p型濃度的sno基薄膜層作為與柵金屬的接觸層，與柵金屬直接接觸形成的耗盡區(qū)會進一步展寬，進而降低了p型sno gan hemt器件中冶金結(jié)處的峰值電場，從而達到提高器件的柵耐壓和降低柵漏電的目的。

59.請參見圖3，圖3為基于silvaco軟件器件仿真模型經(jīng)校準之后p型sno gan hemt和ca

x

sn

1-x

o層/p型sno gan hemt在柵極電壓為0v時的仿真能帶圖。由圖3可見，ca

x

sn

1-x

o層/p型sno gan hemt耗盡區(qū)較前者有明顯的展寬，耗盡區(qū)擴展會進一步降低柵漏電，而耗盡區(qū)進一步展寬為ca

x

sn

1-x

o層有著相對低的空穴濃度所致。

60.請參見圖4，圖4為對純p型sno gan hemt和ca

x

sn

1-x

o層/p型sno gan hemt柵帽層在柵極電壓為10v時的電場仿真圖。由圖4可見，ca

x

sn

1-x

o層/p型sno gan hemt的峰值電場較前者顯著降低，這會顯著提高器件的柵耐壓水平。

61.綜上，通過在原本純p-sno帽層上再生長一層原子摻雜的sno基薄膜層的方式，成功緩解了因純p型sno層不穩(wěn)定而造成器件閾值電壓不穩(wěn)定問題，同時還提高了器件的柵耐壓水平和降低了器件的柵漏電，總體上改善了純p型sno gan hemt的柵耐壓及柵漏電。

62.進一步的，在實際應(yīng)用中，具有零柵壓關(guān)斷且失效保護功能的增強型gan hemt相比耗盡型gan hemt器件在高能效高功率電子器件領(lǐng)域應(yīng)用潛力更大，也勢必更受市場歡迎。而p型帽層技術(shù)實現(xiàn)的增強型器件已成功在市場上運用。對于本實施例而言，柵耐壓和柵漏電的改善使其在要求具有高功率高可靠性的電力電子領(lǐng)域具有更大的應(yīng)用潛力，總的來說，本實施例的器件在消費類電子手機充電器、航空航天、工業(yè)設(shè)備及通信基站等多方面的應(yīng)用遠景十分廣闊。

63.實施例二

64.在實施例一的基礎(chǔ)上，請參見圖5a-圖5f，圖5a-圖5f為本發(fā)明實施例提供的一種高閾值電壓穩(wěn)定性和低柵漏電的gan hemt器件結(jié)構(gòu)的制備方法過程示意圖，該方法包括步驟：

65.s1、在襯底1上依次制備緩沖層2、溝道層3和勢壘層4，請參見圖5a。

66.首先，對襯底進行預(yù)處理。具體的，預(yù)處理的操作步驟為：對襯底1利用丙酮、無水乙醇溶液和去離子水分別進行超聲清洗，之后用氮氣反復(fù)進行吹干，并在氫氣氛圍中以1050℃對襯底1熱處理10分鐘。

67.之后，在襯底1上依次制備緩沖層2、溝道層3。具體的，在襯底1上利用金屬有機化學(xué)氣相淀積(mocvd)工藝依次生長緩沖層2和溝道層3，mocvd中的反應(yīng)室壓力為10-100torr，ga源流量為50-100μmol/min，氨氣流量為3000-6000sccm，氫氣流量為1000-2000sccm，溫度為900℃。

68.最后，在溝道層3上生長勢壘層4。具體的，在溝道層3上利用mocvd生長勢壘層4，mocvd工藝中的反應(yīng)室壓力為10-100torr，溫度為900℃，al源流量為10-30μmol/min，ga源流量為30-90μmol/min，氨氣流量為3000-6000sccm，氫氣流量為1000-2000sccm，得到外延片。

69.s2、在勢壘層4的一端制備源極5，另一端制備漏極6，請參見圖5b。

70.具體的，在勢壘層4上制作掩膜，采用電子束蒸發(fā)工藝淀積源極6和漏極6，并在氮氣氛圍下溫度為860℃下進行退火，時間為30s；源極5和漏極6金屬采用ti/al/ni/au組合，其中ti的厚度為20-100nm，al的厚度為100-300nm，ni的厚度為20-200nm，au的厚度為20-200nm。

71.s3、采用低溫合成技術(shù)，在源極6和漏極7之間的部分勢壘層4上制備純p型sno層8，請參見圖5c。

72.具體的，低溫合成技術(shù)包括射頻磁控濺射方法、直流濺射方法、原子力沉積法和溶膠-凝膠法，其中，低溫的溫度為室溫-100℃。

73.以射頻磁控濺射方法為例，純p型sno層8的制備包括：在勢壘層4上制作掩膜，然后將外延片放入生長室中采用射頻磁控濺射的方式生長70-150nm厚的p型sno層8，選用純sn靶材，其射頻磁控濺射工藝條件為在氧氣和氬氣的混合氣氛中，靶材與基片的距離為66mm，設(shè)置射頻功率為50w以及生長壓力為5.7mtorr。首先進行預(yù)濺射，即采用真空泵將生長室內(nèi)的真空度抽至8

×

10-4

pa以下后預(yù)濺射5min，去除靶材表面的雜質(zhì)；預(yù)濺射結(jié)束后，再正式濺射生長純p型sno。對濺射后的純p型sno薄膜依次使用丙酮乙醇進行超聲剝離，得到所需的純p型sno圖形。最后在空氣環(huán)境下225℃退火，得到符合要求的p型sno薄膜圖形。

74.s4、采用低溫合成技術(shù)，在純p型sno層8的上表面和兩側(cè)表面制備原子摻雜的sno基薄膜層9，請參見圖5d。具體包括步驟：

75.s41、在勢壘層4上制作掩膜，之后用氮氣或氬氣對外延片進行打膠預(yù)處理。

76.具體的，在勢壘層4上制作原子摻雜的sno基薄膜層9的掩膜，之后用氮氣或氬氣對外延片進行打膠預(yù)處理，以實現(xiàn)更好的剝離效果。

77.本實施例在制備原子摻雜的sno基薄膜層之前采用氬氣打膠預(yù)處理而非氧氣打膠預(yù)處理，避免工藝中預(yù)處理過程氧氣對p型sno層的氧化，進一步提高器件閾值電壓的穩(wěn)定性。

78.s42、利用射頻磁控濺射方法，在純p型sno層8的上表面和兩側(cè)表面制備原子摻雜的sno基薄膜層9。

79.具體的，原子摻雜的sno基薄膜層9為低濃度p型薄膜，其材料包括ca

x

sn

1-x

o、mg

x

sn

1-x

o、in

x

sn

1-x

o中的一種或多種，x為0.1-0.3；其中，ca

x

sn

1-x

o為摻雜ca原子的ca

x

sn

1-x

o，mg

x

sn

1-x

o為摻雜mg原子的mg

x

sn

1-x

o，in

x

sn

1-x

o為摻雜in原子的in

x

sn

1-x

o。原子摻雜的sno基薄膜層9中原子摻雜的濃度為7

×

10

17-9

×

10

19

cm-3

。原子摻雜的sno基薄膜層9的厚度為10-40nm。

80.以原子摻雜的sno基薄膜層9為摻雜ca原子ca

x

sn

1-x

o層為例，該步驟具體包括：將外延片放入生長室中采用射頻磁控濺射的方式生長10-30nm厚的摻雜ca原子ca

x

sn

1-x

o層9，采用cao和sno的氧化物組成的陶瓷靶材，其射頻磁控濺射工藝條件為在氧氣和氬氣的混合氣氛中，靶材與基片的距離為66mm，設(shè)置射頻功率為100w以及0.75pa的氬氣分壓。首先采用預(yù)濺射，即采用真空泵將生長室內(nèi)的真空度抽至8

×

10-4

pa以下后預(yù)濺射5min，去除靶材表面的雜質(zhì)；預(yù)濺射結(jié)束后，再正式濺射生長摻雜ca原子ca

x

sn

1-x

o層9。對濺射后的摻雜ca原子ca

x

sn

1-x

o層9薄膜依次使用丙酮乙醇進行超聲剝離，得到符合要求的摻雜ca原子ca

x

sn

1-x

o層薄膜圖形。

81.s5、利用低溫淀積工藝，在純p型sno層8和源極5之間的勢壘層4表面、純p型sno層8和漏極6之間的勢壘層4表面、原子摻雜的sno基薄膜層9的部分表面制備鈍化層7，請參見圖5e。

82.本實施例中，低溫淀積工藝包括電感耦合等離子體化學(xué)氣相淀積工藝。

83.具體的，將外延片放置在電感耦合等離子體化學(xué)氣相淀積(icpcvd)工藝腔室中，icpcvd工藝中的反應(yīng)室壓力為5-10mtorr，反應(yīng)室溫度為120-150℃，反應(yīng)室中同時通入甲硅烷和氮氣氣體或甲硅烷和氨氣氣體，得到氮化硅鈍化層7。

84.本實施例在鈍化工藝過程中，采用低溫淀積工藝生長鈍化層，避免鈍化過程中因高溫對p型sno層的氧化，進一步提高器件閾值電壓的穩(wěn)定性。

85.s6、在原子摻雜的sno基薄膜層9的部分表面上制備柵極10，請參見圖5f。

86.具體的，在摻雜ca原子的ca

x

sn

1-x

o層上9制作掩膜，采用電子束蒸發(fā)工藝淀積柵極10，并在氮氣氛圍下溫度為225℃下進行退火，時間為30s；柵極10金屬采用ni/au組合，其中ni的厚度為20-100nm，au的厚度為50-500nm。

87.在另一實施例中，步驟s4中也可以利用射頻磁控濺射方法，在純p型sno層8的上表面制備原子摻雜的sno基薄膜層9，并在器件表面依次制備鈍化層7和柵極10，其制備得到的結(jié)構(gòu)如圖1所示，本實施例不再贅述。

88.本實施例通過在原本純p-sno帽層上再生長一層摻雜ca原子的ca

x

sn

1-x

o薄層的方式，成功緩解了因純p型sno層不穩(wěn)定而造成器件閾值電壓不穩(wěn)定問題，同時還提高了器件的柵耐壓水平和降低了器件的柵漏電。

89.以上內(nèi)容是結(jié)合具體的優(yōu)選實施方式對本發(fā)明所作的進一步詳細說明，不能認定本發(fā)明的具體實施只局限于這些說明。對于本發(fā)明所屬技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干簡單推演或替換，都應(yīng)當(dāng)視為屬于本發(fā)明的保護范圍。技術(shù)特征：

1.一種高閾值電壓穩(wěn)定性和低柵漏電的gan hemt器件結(jié)構(gòu)，其特征在于，包括：襯底(1)、緩沖層(2)、溝道層(3)、勢壘層(4)、源極(5)、漏極(6)、鈍化層(7)、純p型sno層(8)、原子摻雜的sno基薄膜層(9)和柵極(10)，其中，所述襯底(1)、所述緩沖層(2)、所述溝道層(3)、所述勢壘層(4)依次層疊；所述源極(5)位于所述勢壘層(4)的一端，所述漏極(6)位于所述勢壘層(4)的另一端；所述純p型sno層(8)位于所述源極(5)和所述漏極(6)之間的部分所述勢壘層(4)上；所述原子摻雜的sno基薄膜層(9)覆蓋所述純p型sno層(8)的上表面；所述柵極(10)位于所述原子摻雜的sno基薄膜層(9)的部分表面上；所述鈍化層(7)覆蓋所述純p型sno層(8)和所述源極(5)之間的勢壘層(4)表面、所述純p型sno層(8)和所述漏極(6)之間的勢壘層(4)表面，且覆蓋所述原子摻雜的sno基薄膜層(9)的部分表面。2.根據(jù)權(quán)利要求1所述的高閾值電壓穩(wěn)定性和低柵漏電的gan hemt器件結(jié)構(gòu)，其特征在于，所述襯底(1)的材料包括藍寶石、碳化硅、硅、氮化鎵中的一種或多種；所述緩沖層(2)和所述溝道層(3)的材料均包括氮化鎵；所述勢壘層(4)的材料包括al

x

ga

1-x

n，x為0.1-0.25；所述鈍化層(7)的材料包括氮化硅、二氧化硅中的一種或多種。3.根據(jù)權(quán)利要求1所述的高閾值電壓穩(wěn)定性和低柵漏電的gan hemt器件結(jié)構(gòu)，其特征在于，所述緩沖層(2)的厚度為1-5μm；所述溝道層(3)的厚度為50-500nm；所述勢壘層(4)的厚度為10-40nm；所述鈍化層(7)的厚度為50-400nm；所述純p型sno層(8)的厚度為70-150nm。4.根據(jù)權(quán)利要求1所述的高閾值電壓穩(wěn)定性和低柵漏電的gan hemt器件結(jié)構(gòu)，其特征在于，所述原子摻雜的sno基薄膜層(9)的材料包括ca

x

sn

1-x

o、mg

x

sn

1-x

o、in

x

sn

1-x

o中的一種或多種，x為0.1-0.3；所述原子摻雜的sno基薄膜層(9)中原子摻雜的濃度為7

×

10

17-9

×

10

19

cm-3

。5.根據(jù)權(quán)利要求1所述的高閾值電壓穩(wěn)定性和低柵漏電的gan hemt器件結(jié)構(gòu)，其特征在于，所述原子摻雜的sno基薄膜層(9)的厚度為10-40nm。6.根據(jù)權(quán)利要求1所述的高閾值電壓穩(wěn)定性和低柵漏電的gan hemt器件結(jié)構(gòu)，其特征在于，所述原子摻雜的sno基薄膜層(9)還覆蓋所述純p型sno層(8)的側(cè)面。7.一種高閾值電壓穩(wěn)定性和低柵漏電的gan hemt器件結(jié)構(gòu)的制備方法，其特征在于，包括步驟：s1、在襯底(1)上依次制備緩沖層(2)、溝道層(3)和勢壘層(4)；s2、在所述勢壘層(4)的一端制備源極(5)，另一端制備漏極(6)；s3、采用低溫合成技術(shù)，在所述源極(5)和所述漏極(6)之間的部分所述勢壘層(4)上制備純p型sno層(8)；s4、采用低溫合成技術(shù)，在所述純p型sno層(8)的上表面制備原子摻雜的sno基薄膜層(9)，或者，采用低溫合成技術(shù)，在所述純p型sno層(8)的上表面和側(cè)表面制備原子摻雜的sno基薄膜層(9)；

s5、利用低溫淀積工藝，在所述純p型sno層(8)和所述源極(5)之間的勢壘層(4)表面、所述純p型sno層(8)和所述漏極(6)之間的勢壘層(4)表面、所述原子摻雜的sno基薄膜層(9)的部分表面制備鈍化層(7)；s6、在所述原子摻雜的sno基薄膜層(9)的部分表面上制備柵極(10)。8.根據(jù)權(quán)利要求7所述的高閾值電壓穩(wěn)定性和低柵漏電的gan hemt器件結(jié)構(gòu)的制備方法，其特征在于，步驟s4包括：s41、在勢壘層(4)上制作掩膜，之后用氮氣或氬氣對外延片進行打膠預(yù)處理；s42、利用射頻磁控濺射方法，在所述純p型sno層(8)的上表面制備原子摻雜的sno基薄膜層(9)。9.根據(jù)權(quán)利要求7所述的高閾值電壓穩(wěn)定性和低柵漏電的gan hemt器件結(jié)構(gòu)的制備方法，其特征在于，所述低溫合成技術(shù)包括射頻磁控濺射方法、直流濺射方法、原子力沉積法和溶膠-凝膠法；所述低溫淀積工藝包括電感耦合等離子體化學(xué)氣相淀積工藝，所述電感耦合等離子體化學(xué)氣相淀積中反應(yīng)室溫度為120-150℃。10.根據(jù)權(quán)利要求7所述的高閾值電壓穩(wěn)定性和低柵漏電的gan hemt器件結(jié)構(gòu)的制備方法，其特征在于，所述原子摻雜的sno基薄膜層(9)包括ca

x

sn

1-x

o、mg

x

sn

1-x

o、in

x

sn

1-x

o中的一種或多種，x為0.1-0.3；所述原子摻雜的sno基薄膜層(9)中原子摻雜的濃度為7

×

10

17-9

×

10

19

cm-3

。

技術(shù)總結(jié)

本發(fā)明涉及一種高閾值電壓穩(wěn)定性和低柵漏電的GaN HEMT器件結(jié)構(gòu)及制備方法，GaN HEMT器件結(jié)構(gòu)包括：襯底、緩沖層、溝道層、勢壘層、源極、漏極、鈍化層、純p型SnO層、原子摻雜的SnO基薄膜層和柵極，其中，襯底、緩沖層、溝道層、勢壘層依次層疊；源極位于勢壘層的一端，漏極位于勢壘層的另一端；純p型SnO層位于源極和漏極之間的部分勢壘層上；原子摻雜的SnO基薄膜層覆蓋純p型SnO層的上表面；柵極位于原子摻雜的SnO基薄膜層的部分表面上；鈍化層覆蓋純p型SnO層和源極之間的勢壘層表面、純p型SnO層和漏極之間的勢壘層表面，且覆蓋原子摻雜的SnO基薄膜層的部分表面。本發(fā)明實施例總體上改善了純p型SnO GaN HEMT的柵耐壓及柵漏電。HEMT的柵耐壓及柵漏電。HEMT的柵耐壓及柵漏電。

技術(shù)研發(fā)人員：陳大正 穆昌根 張春福 趙勝雷 張進成 郝躍

受保護的技術(shù)使用者：西安電子科技大學(xué)

技術(shù)研發(fā)日：2022.12.13

技術(shù)公布日：2023/5/5