權(quán)利要求書(shū)： 1.一種基于FPGA的雙饋風(fēng)機(jī)的建模方法，應(yīng)用于雙饋風(fēng)機(jī)，其特征在于，所述雙饋風(fēng)機(jī)的FPGA模塊與中央處理器進(jìn)行數(shù)據(jù)通信，所述數(shù)據(jù)包括轉(zhuǎn)速和ABC電壓，所述建模方法包括：

從所述中央處理器接收所述雙饋風(fēng)機(jī)的所述轉(zhuǎn)速，通過(guò)對(duì)所述轉(zhuǎn)速進(jìn)行積分以得到θ值；

通過(guò)所述θ值計(jì)算出正弦值和余弦值；

利用所述正弦值和所述余弦值將從所述中央處理器接收所述雙饋風(fēng)機(jī)的所述ABC電壓轉(zhuǎn)換成DQ電壓；

利用所述DQ電壓計(jì)算出DQ電流；

利用所述正弦值和所述余弦值將所述DQ電流轉(zhuǎn)換成ABC電流；

將所述ABC電流回傳給所述中央處理器。

2.如權(quán)利要求1所述的基于FPGA的雙饋風(fēng)機(jī)的建模方法，其特征在于，所述通過(guò)對(duì)所述轉(zhuǎn)速進(jìn)行積分以得到θ值的步驟包括：利用求解方程 計(jì)算出θ值，并將θ值的數(shù)據(jù)格式修改成UFIX24_24格式，其中，w為所述雙饋風(fēng)機(jī)的所述轉(zhuǎn)速。

3.如權(quán)利要求2所述的基于FPGA的雙饋風(fēng)機(jī)的建模方法，其特征在于，所述通過(guò)所述θ值計(jì)算出正弦值和余弦值的步驟包括：截取所述θ值的高13位并利用基本處理方法計(jì)算出正弦值a；

截取所述θ值的高14位并利用所述基本處理方法計(jì)算出正弦值b；

截取所述θ值的低11位并利用所述基本處理方法計(jì)算出正弦值c；

并將所述θ值的數(shù)據(jù)格式修改成UFIX11_11格式，并利用公式 計(jì)算出正弦值y，以此類(lèi)推計(jì)算出余弦值；

其中，所述基本處理方法包括：將 平均分成2048份，求出每一份的正弦值，將求出的正弦值保存在RAM中，從地址0依次讀到地址2048以得到0到 之間的正弦值，從地址2048依次讀到0以得到 到π之間的正弦值，將前兩次得到的結(jié)果取反以得到π到 和 到2π之間的正弦值，依次類(lèi)推以求出余弦值。

4.如權(quán)利要求3所述的基于FPGA的雙饋風(fēng)機(jī)的建模方法，其特征在于，所述利用所述正弦值和所述余弦值將從所述中央處理器接收所述雙饋風(fēng)機(jī)的所述ABC電壓轉(zhuǎn)換成DQ電壓的步驟包括：

利用公式 和公式

將所述ABC電壓轉(zhuǎn)換成DQ電壓。

5.如權(quán)利要求4所述的基于FPGA的雙饋風(fēng)機(jī)的建模方法，其特征在于，所述利用所述正弦值和所述余弦值將所述DQ電流轉(zhuǎn)換成ABC電流的步驟包括：利用公式 和公式

將所述DQ電流轉(zhuǎn)換成ABC電流。

6.一種基于FPGA的雙饋風(fēng)機(jī)的建模系統(tǒng)，其特征在于，所述系統(tǒng)包括雙饋風(fēng)機(jī)的FPGA模塊和中央處理器，其中，所述雙饋風(fēng)機(jī)的FPGA模塊與所述中央處理器進(jìn)行數(shù)據(jù)通信，所述數(shù)據(jù)包括轉(zhuǎn)速和ABC電壓，所述雙饋風(fēng)機(jī)的FPGA模塊包括：第一計(jì)算模塊，用于從所述中央處理器接收所述雙饋風(fēng)機(jī)的所述轉(zhuǎn)速，通過(guò)對(duì)所述轉(zhuǎn)速進(jìn)行積分以得到θ值；

第二計(jì)算模塊，用于通過(guò)所述θ值計(jì)算出正弦值和余弦值；

第三計(jì)算模塊，用于利用所述正弦值和所述余弦值將從所述中央處理器接收所述雙饋風(fēng)機(jī)的所述ABC電壓轉(zhuǎn)換成DQ電壓；

第四計(jì)算模塊，用于利用所述DQ電壓計(jì)算出DQ電流；

第五計(jì)算模塊，用于利用所述正弦值和所述余弦值將所述DQ電流轉(zhuǎn)換成ABC電流；

回傳模塊，用于將所述ABC電流回傳給所述中央處理器。

7.如權(quán)利要求6所述的基于FPGA的雙饋風(fēng)機(jī)的建模系統(tǒng)，其特征在于，所述第一計(jì)算模塊具體用于；

利用求解方程 計(jì)算出θ值，并將θ值的數(shù)據(jù)格式修改成UFIX24_24格式，其中，w為所述雙饋風(fēng)機(jī)的所述轉(zhuǎn)速。

8.如權(quán)利要求7所述的基于FPGA的雙饋風(fēng)機(jī)的建模系統(tǒng)，其特征在于，所述第二計(jì)算模塊具體用于：

截取所述θ值的高13位并利用基本處理方法計(jì)算出正弦值a；

截取所述θ值的高14位并利用所述基本處理方法計(jì)算出正弦值b；

截取所述θ值的低11位并利用所述基本處理方法計(jì)算出正弦值c；

并將所述θ值的數(shù)據(jù)格式修改成UFIX11_11格式，并利用公式 計(jì)算出正弦值y，以此類(lèi)推計(jì)算出余弦值；

其中，所述基本處理方法包括：將 平均分成2048份，求出每一份的正弦值，將求出的正弦值保存在RAM中，從地址0依次讀到地址2048以得到0到 之間的正弦值，從地址2048依次讀到0以得到 到π之間的正弦值，將前兩次得到的結(jié)果取反以得到π到 和 到2π之間的正弦值，依次類(lèi)推以求出余弦值。

9.如權(quán)利要求8所述的基于FPGA的雙饋風(fēng)機(jī)的建模系統(tǒng)，其特征在于，所述第三計(jì)算模塊具體用于：

利用公式 和公式

將所述ABC電壓轉(zhuǎn)換成DQ電壓。

10.如權(quán)利要求8所述的基于FPGA的雙饋風(fēng)機(jī)的建模系統(tǒng)，其特征在于，所述第五計(jì)算模塊具體用于：

利用公式 和公式

將所述DQ電流轉(zhuǎn)換成ABC電流。

說(shuō)明書(shū)： 一種基于FPGA的雙饋風(fēng)機(jī)的建模方法及其系統(tǒng)技術(shù)領(lǐng)域[0001] 本發(fā)明涉及通信領(lǐng)域，尤其涉及一種基于FPGA的雙饋風(fēng)機(jī)的建模方法及其系統(tǒng)。背景技術(shù)[0002] 現(xiàn)代社會(huì)中，能源是人類(lèi)生產(chǎn)和生活的基礎(chǔ)，能源的開(kāi)發(fā)和利用也是世界各國(guó)重點(diǎn)研究的方向。有限的石化能能源經(jīng)過(guò)不斷開(kāi)發(fā)已日漸枯竭，為此人類(lèi)開(kāi)始探索新能源的

開(kāi)發(fā)和利用。新能源具有可持續(xù)開(kāi)發(fā)、相對(duì)污染小等特點(diǎn)，因此針對(duì)新能源的開(kāi)發(fā)和利用研

究成為能源短缺問(wèn)題的解決方法。在目前已有的可再生能源中，風(fēng)能是最具代表性的一種

有效的可再生能源之一，風(fēng)能具有可再生、清潔、無(wú)污染的優(yōu)點(diǎn)，而且風(fēng)能轉(zhuǎn)換裝置通常只

需要較小的前期投資與較低的占地面積，因而在滿(mǎn)足人類(lèi)能源消耗問(wèn)題上具有廣泛前景。

[0003] 風(fēng)能的利用主要有兩種，一是將風(fēng)能作為主要?jiǎng)幽茌斎?，二是將風(fēng)能轉(zhuǎn)換成電能再進(jìn)一步利用。目前最常用的方法是通過(guò)風(fēng)力發(fā)電機(jī)將風(fēng)能轉(zhuǎn)化為機(jī)械能，并進(jìn)一步通過(guò)

電磁感應(yīng)原理將機(jī)械能轉(zhuǎn)換為電能。在風(fēng)能轉(zhuǎn)換系統(tǒng)中，風(fēng)機(jī)結(jié)構(gòu)的設(shè)計(jì)、風(fēng)能的提取、風(fēng)

機(jī)控制以及風(fēng)能并網(wǎng)運(yùn)行成為最重要的研究課題。典型的風(fēng)機(jī)結(jié)構(gòu)由轉(zhuǎn)子、機(jī)艙、齒輪箱、

發(fā)電機(jī)以及電力電子變壓器構(gòu)成。其中，發(fā)電機(jī)的研究在近些年受到越來(lái)越廣泛的關(guān)注。雙

饋異步電機(jī)能在變速恒頻方式下運(yùn)行，具有風(fēng)能轉(zhuǎn)換效率高、并網(wǎng)簡(jiǎn)單和換流器的成本相

對(duì)較低等優(yōu)點(diǎn)，是目前風(fēng)電市場(chǎng)應(yīng)用的主要機(jī)型之一。

[0004] 但是目前的雙饋異步電機(jī)在進(jìn)行電機(jī)解算中普遍存在精確度不夠、解算速度慢等問(wèn)題，而且極易受CPU運(yùn)算步長(zhǎng)的影響。

[0005] 因此，在電機(jī)解算中，如何擺脫CPU運(yùn)算步長(zhǎng)的影響，并且如何提高精確度和運(yùn)算速度一直就是業(yè)界亟需改進(jìn)的目標(biāo)。

發(fā)明內(nèi)容[0006] 有鑒于此，本發(fā)明的目的在于提供一種基于FPGA的雙饋風(fēng)機(jī)的建模方法及其系統(tǒng)，基于FPGA的雙饋電機(jī)模型的解算，能不受CPU運(yùn)算步長(zhǎng)影響，而且通過(guò)FPGA的小步長(zhǎng)解

算，能實(shí)現(xiàn)更快速度、更高精度的解算。

[0007] 本發(fā)明提出一種基于FPGA的雙饋風(fēng)機(jī)的建模方法，應(yīng)用于雙饋風(fēng)機(jī)，其中，所述雙饋風(fēng)機(jī)的FPGA模塊與中央處理器進(jìn)行數(shù)據(jù)通信，所述數(shù)據(jù)包括轉(zhuǎn)速和ABC電壓，所述建模方

法包括：

[0008] 從所述中央處理器接收所述雙饋風(fēng)機(jī)的所述轉(zhuǎn)速，通過(guò)對(duì)所述轉(zhuǎn)速進(jìn)行積分以得到θ值；

[0009] 通過(guò)所述θ值計(jì)算出正弦值和余弦值；[0010] 利用所述正弦值和所述余弦值將從所述中央處理器接收所述雙饋風(fēng)機(jī)的所述ABC電壓轉(zhuǎn)換成DQ電壓；

[0011] 利用所述DQ電壓計(jì)算出DQ電流；[0012] 利用所述正弦值和所述余弦值將所述DQ電流轉(zhuǎn)換成ABC電流；[0013] 將所述ABC電流回傳給所述中央處理器。[0014] 優(yōu)選的，所述通過(guò)對(duì)所述轉(zhuǎn)速進(jìn)行積分以得到θ值的步驟包括：利用求解方程計(jì)算出θ值，并將θ值的數(shù)據(jù)格式修改成UFIX24_24格式，其中，w為所述雙饋風(fēng)機(jī)的

所述轉(zhuǎn)速。

[0015] 優(yōu)選的，所述通過(guò)所述θ值計(jì)算出正弦值和余弦值的步驟包括：[0016] 截取所述θ值的高13位并利用基本處理方法計(jì)算出正弦值a；[0017] 截取所述θ值的高14位并利用所述基本處理方法計(jì)算出正弦值b；[0018] 截取所述θ值的低11位并利用所述基本處理方法計(jì)算出正弦值c；[0019] 并將所述θ值的數(shù)據(jù)格式修改成UFIX11_11格式，并利用公式 計(jì)算出正弦值y，以此類(lèi)推計(jì)算出余弦值；

[0020] 其中，所述基本處理方法包括：將 平均分成2048份，求出每一份的正弦值，將求出的正弦值保存在RAM中，從地址0依次讀到地址2048以得到0到 之間的正弦值，從地址

2048依次讀到0以得到 到π之間的正弦值，將前兩次得到的結(jié)果取反以得到π到 和 到

2π之間的正弦值，依次類(lèi)推以求出余弦值。

[0021] 優(yōu)選的，所述利用所述正弦值和所述余弦值將從所述中央處理器接收所述雙饋風(fēng)機(jī)的所述ABC電壓轉(zhuǎn)換成DQ電壓的步驟包括：

[0022] 利用公式 和公式將所述ABC電壓轉(zhuǎn)換成DQ電壓。

[0023] 優(yōu)選的，所述利用所述正弦值和所述余弦值將所述DQ電流轉(zhuǎn)換成ABC電流的步驟包括：

[0024] 利用公式 和公式將所述DQ電流轉(zhuǎn)換成ABC電流。

[0025] 另一方面，本發(fā)明還提供一種基于FPGA的雙饋風(fēng)機(jī)的建模系統(tǒng)，其中，所述系統(tǒng)包括雙饋風(fēng)機(jī)的FPGA模塊和中央處理器，其中，所述雙饋風(fēng)機(jī)的FPGA模塊與所述中央處理器

進(jìn)行數(shù)據(jù)通信，所述數(shù)據(jù)包括轉(zhuǎn)速和ABC電壓，所述雙饋風(fēng)機(jī)的FPGA模塊包括：

[0026] 第一計(jì)算模塊，用于從所述中央處理器接收所述雙饋風(fēng)機(jī)的所述轉(zhuǎn)速，通過(guò)對(duì)所述轉(zhuǎn)速進(jìn)行積分以得到θ值；

[0027] 第二計(jì)算模塊，用于通過(guò)所述θ值計(jì)算出正弦值和余弦值；[0028] 第三計(jì)算模塊，用于利用所述正弦值和所述余弦值將從所述中央處理器接收所述雙饋風(fēng)機(jī)的所述ABC電壓轉(zhuǎn)換成DQ電壓；

[0029] 第四計(jì)算模塊，用于利用所述DQ電壓計(jì)算出DQ電流；[0030] 第五計(jì)算模塊，用于利用所述正弦值和所述余弦值將所述DQ電流轉(zhuǎn)換成ABC電流；[0031] 回傳模塊，用于將所述ABC電流回傳給所述中央處理器。[0032] 優(yōu)選的，所述第一計(jì)算模塊具體用于；[0033] 利用求解方程 計(jì)算出θ值，并將θ值的數(shù)據(jù)格式修改成UFIX24_24格式，其中，w為所述雙饋風(fēng)機(jī)的所述轉(zhuǎn)速。

[0034] 優(yōu)選的，所述第二計(jì)算模塊具體用于：[0035] 截取所述θ值的高13位并利用基本處理方法計(jì)算出正弦值a；[0036] 截取所述θ值的高14位并利用所述基本處理方法計(jì)算出正弦值b；[0037] 截取所述θ值的低11位并利用所述基本處理方法計(jì)算出正弦值c；[0038] 并將所述θ值的數(shù)據(jù)格式修改成UFIX11_11格式，并利用公式 計(jì)算出正弦值y，以此類(lèi)推計(jì)算出余弦值；

[0039] 其中，所述基本處理方法包括：將 平均分成2048份，求出每一份的正弦值，將求出的正弦值保存在RAM中，從地址0依次讀到地址2048以得到0到 之間的正弦值，從地址

2048依次讀到0以得到 到π之間的正弦值，將前兩次得到的結(jié)果取反以得到π到 和 到

2π之間的正弦值，依次類(lèi)推以求出余弦值。

[0040] 優(yōu)選的，所述第三計(jì)算模塊具體用于：[0041] 利用公式 和公式將所述ABC電壓轉(zhuǎn)換成DQ電壓。

[0042] 優(yōu)選的，所述第五計(jì)算模塊具體用于：[0043] 利用公式 和公式將所述DQ電流轉(zhuǎn)換成ABC電流。

[0044] 本發(fā)明提供的技術(shù)方案具有以下優(yōu)點(diǎn)：基于FPGA的雙饋電機(jī)模型的解算，能不受CPU運(yùn)算步長(zhǎng)影響，而且通過(guò)FPGA的小步長(zhǎng)解算，能實(shí)現(xiàn)更快速度、更高精度的解算。

附圖說(shuō)明[0045] 圖1為本發(fā)明一實(shí)施方式中基于FPGA的雙饋風(fēng)機(jī)的建模方法的流程示意圖；[0046] 圖2為本發(fā)明一實(shí)施方式中雙饋風(fēng)機(jī)的FPGA模塊的解算整體流程示意圖；[0047] 圖3為本發(fā)明一實(shí)施方式中求解θ值的詳細(xì)流程示意圖；[0048] 圖4為本發(fā)明一實(shí)施方式中對(duì)正、余弦進(jìn)行求解的詳細(xì)流程示意圖；[0049] 圖5為本發(fā)明一實(shí)施方式中將ABC電壓轉(zhuǎn)換成DQ電壓的詳細(xì)流程示意圖；[0050] 圖6為本發(fā)明一實(shí)施方式中將DQ電流轉(zhuǎn)換成ABC電流的詳細(xì)流程示意圖；[0051] 圖7為本發(fā)明一實(shí)施方式中電機(jī)解算的詳細(xì)流程示意圖；[0052] 圖8為本發(fā)明一實(shí)施方式中基于FPGA的雙饋風(fēng)機(jī)的建模系統(tǒng)結(jié)構(gòu)示意圖。具體實(shí)施方式[0053] 為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并

不用于限定本發(fā)明。

[0054] 以下將對(duì)本發(fā)明所提供的一種基于現(xiàn)場(chǎng)可編程門(mén)陣列(FieldProgrammableGateArray，F(xiàn)PGA)的雙饋風(fēng)機(jī)的建模方法進(jìn)行詳細(xì)說(shuō)明。

[0055] 請(qǐng)參閱圖1，為本發(fā)明一實(shí)施方式中基于FPGA的雙饋風(fēng)機(jī)的建模方法的流程示意圖。

[0056] 在本實(shí)施方式中，基于FPGA的雙饋風(fēng)機(jī)的建模方法，應(yīng)用于雙饋風(fēng)機(jī)，雙饋風(fēng)機(jī)的FPGA模塊與中央處理器(CentralProcessingUnit，CPU)進(jìn)行數(shù)據(jù)通信，數(shù)據(jù)包括轉(zhuǎn)速、

ABC電壓、電流、配置參數(shù)等等，例如雙饋風(fēng)機(jī)的FPGA模塊通過(guò)PCIE接口與中央處理器進(jìn)行

數(shù)據(jù)通信，雙饋風(fēng)機(jī)的FPGA模塊主要功能是從中央處理器接收ABC電壓，求解出ABC電流，并

將ABC電流回傳給中央處理器，其中，雙饋風(fēng)機(jī)的FPGA模塊的解算整體流程如圖2所示，具體

的，第一步，利用電機(jī)轉(zhuǎn)速w算出電角度θ；第二步，通過(guò)電角度θ值求出sinθ和cosθ；第三步，

利用sinθ、cosθ、轉(zhuǎn)子側(cè)的ABC線(xiàn)電壓rab、轉(zhuǎn)子側(cè)的ABC線(xiàn)電壓rbc算出轉(zhuǎn)子側(cè)的DQ電壓Urd、

Urq，并且利用sinθ、cosθ、定子側(cè)的ABC線(xiàn)電壓sab、定子側(cè)的ABC線(xiàn)電壓sbc算出定子側(cè)的DQ

電壓Usd、Usq；第四步，利用轉(zhuǎn)子側(cè)的DQ電壓Urd、Urq以及定子側(cè)的DQ電壓Usd、Usq對(duì)微分方程進(jìn)

行求解，得到轉(zhuǎn)子側(cè)的DQ電流ird、irq以及定子側(cè)的DQ電流isd、isq；第五步，利用sinθ、cosθ、

轉(zhuǎn)子側(cè)的DQ電流ird、irq求解出轉(zhuǎn)子側(cè)的ABC線(xiàn)電流ira、irb，并且利用sinθ、cosθ、定子側(cè)的DQ

電流isd、isq求解出定子側(cè)的ABC線(xiàn)電流isa、isb。

[0057] 在步驟S11中，從所述中央處理器接收所述雙饋風(fēng)機(jī)的所述轉(zhuǎn)速，通過(guò)對(duì)所述轉(zhuǎn)速進(jìn)行積分以得到θ值。

[0058] 在本實(shí)施方式中，步驟S11具體包括：利用求解方程 計(jì)算出θ值，w為所述雙饋風(fēng)機(jī)的所述轉(zhuǎn)速，單位為rad/min，本發(fā)明為了方便后續(xù)求解正弦值和余弦值，該處

需要對(duì)θ值進(jìn)行標(biāo)幺化處理，即將θ值的結(jié)果映射到0到1區(qū)間上去，即0到1代表弧度0到2π，

具體實(shí)現(xiàn)方法是：利用求解方程 計(jì)算出θ值，并將θ值的數(shù)據(jù)格式修改成UFIX24_24

格式，其中，w為所述雙饋風(fēng)機(jī)的所述轉(zhuǎn)速，UFIX24_24表示該數(shù)一共24位并且24位都代表小

數(shù)，其中，求解θ值的詳細(xì)流程如圖3所示，圖3為通過(guò)轉(zhuǎn)速w求解電角度θ的過(guò)程，當(dāng)復(fù)位信號(hào)

為1時(shí)，電角度θ的輸出為初始角度，即電機(jī)當(dāng)前不工作；當(dāng)復(fù)位信號(hào)為0時(shí)，電角度θ的值為

轉(zhuǎn)速w對(duì)時(shí)間的積分，表示電機(jī)當(dāng)前正常工作。

[0059] 在步驟S12中，通過(guò)所述θ值計(jì)算出正弦值和余弦值。[0060] 在本實(shí)施方式中，步驟S12具體包括：[0061] 截取所述θ值的高13位并利用基本處理方法計(jì)算出正弦值a；[0062] 截取所述θ值的高14位并利用所述基本處理方法計(jì)算出正弦值b；[0063] 截取所述θ值的低11位并利用所述基本處理方法計(jì)算出正弦值c；[0064] 并將所述θ值的數(shù)據(jù)格式修改成UFIX11_11格式，并利用公式 計(jì)算出正弦值y，以此類(lèi)推計(jì)算出余弦值；

[0065] 其中，所述基本處理方法包括：將 平均分成2048份，求出每一份的正弦值，將求出的正弦值保存在隨機(jī)存儲(chǔ)器(RandomAccessMemory，RAM)中，則RAM的2048個(gè)地址中保

存了sin0到 之間的2048個(gè)正弦值，因此，從地址0依次讀到地址2048以得到0到 之間

的正弦值，從地址2048依次讀到0以得到 到π之間的正弦值，將前兩次得到的結(jié)果取反以

得到π到 和 到2π之間的正弦值，依次類(lèi)推以求出余弦值。

[0066] 在本實(shí)施方式中，本發(fā)明采用線(xiàn)性插值的方法對(duì)正、余弦進(jìn)行求解。從θ值的求解方法可以看出，格式為UFIX24_24的θ值代表弧度0到2π，因此本發(fā)明截取θ值的高13位，因?yàn)?br>
最高2位可以用來(lái)區(qū)分處于哪個(gè)1/4周期，低11位可以作為地址從RAM中讀出正弦值，利用基

本處理方法求解出正弦值a，但是不夠精確，因?yàn)棣戎档牡?1位未做處理，因此在θ值的高13

位的基礎(chǔ)上加上1，再次利用基本處理方法求解出正弦值b，則本發(fā)明可以得出更精確的正

弦值在a和b之間。將θ值的低11位看成c，并將數(shù)據(jù)格式設(shè)置成UFIX11_11(即數(shù)值處于0到1

之間)，則利用公式 可以求出更精確的正弦值y，以此類(lèi)推可以求出余弦值。在

本實(shí)施方式中，采用線(xiàn)性插值的方法對(duì)正、余弦進(jìn)行求解的詳細(xì)流程如圖4所示，圖4為利用

電角度θ值求解sinθ和cosθ的過(guò)程，截取出θ的高13位，求出對(duì)應(yīng)的正余弦值，同時(shí)將該高13

位加1，得到新的13位的數(shù)，并求出對(duì)應(yīng)的正余弦值；利用兩次求出的正余弦值以及電角度θ

的低11位，通過(guò)公式 求解出更精確的sinθ和cosθ。

[0067] 在步驟S13中，利用所述正弦值和所述余弦值將從所述中央處理器接收所述雙饋風(fēng)機(jī)的所述ABC電壓轉(zhuǎn)換成DQ電壓。

[0068] 在本實(shí)施方式中，步驟S13具體包括：[0069] 利用公式 和公式將所述ABC電壓轉(zhuǎn)換成DQ電壓。

[0070] 在本實(shí)施方式中，將ABC電壓轉(zhuǎn)換成DQ電壓的詳細(xì)流程如圖5所示，圖5為ABC電壓和DQ電壓的轉(zhuǎn)換過(guò)程，通過(guò)sinθ和cosθ計(jì)算出電壓轉(zhuǎn)換所需的系數(shù)，將相應(yīng)的系數(shù)分別與

定子側(cè)的線(xiàn)電壓sab、sbc相乘得到定子側(cè)的DQ電壓Usd和Usq；將相應(yīng)的系數(shù)分別于轉(zhuǎn)子側(cè)的

線(xiàn)電壓rbc、rab相乘得到轉(zhuǎn)子側(cè)的DQ電壓Urq和Urd。該計(jì)算方法中的乘法器可以復(fù)用，節(jié)

約芯片中的乘法器資源。

[0071] 在步驟S14中，利用所述DQ電壓計(jì)算出DQ電流。[0072] 在本實(shí)施方式中，本發(fā)明的坐標(biāo)系采用兩相同步旋轉(zhuǎn)坐標(biāo)系，方程為其中P為微分算子， 在該坐標(biāo)

系下，其坐標(biāo)軸仍用d、q表示，但是dq坐標(biāo)軸的旋轉(zhuǎn)速度ωdqs等于定子磁場(chǎng)頻率的同步角轉(zhuǎn)

速ω1，而轉(zhuǎn)子的轉(zhuǎn)速為ω，因此dq軸相對(duì)于轉(zhuǎn)子的角轉(zhuǎn)速ωdqr＝ω1?ω＝ω；

[0073] 其中[0074] 整個(gè)求解過(guò)程為，先通過(guò)方程組(1)求出 在將四個(gè)值代入到方程組(2)中求出isd、isq、isd、isq。為了求解方便，將方程組(1)中的定子磁場(chǎng)頻率定為d軸，

則

[0075] 在步驟S15中，利用所述正弦值和所述余弦值將所述DQ電流轉(zhuǎn)換成ABC電流。[0076] 在本實(shí)施方式中，步驟S15具體包括：[0077] 利用公式 和公式將所述DQ電流轉(zhuǎn)換成ABC電流。

[0078] 在本實(shí)施方式中，將DQ電流轉(zhuǎn)換成ABC電流的詳細(xì)流程如圖6所示，圖6為DQ電流和ABC電流的轉(zhuǎn)換過(guò)程，通過(guò)sinθ和cosθ計(jì)算出電流轉(zhuǎn)換所需的相關(guān)系數(shù)，將相關(guān)的系數(shù)分別

與定子側(cè)的DQ電流isd、isq相乘，得到定子側(cè)的ABC電流isa、isb；將相關(guān)系數(shù)分別與轉(zhuǎn)子側(cè)的

DQ電壓ird、irq相乘，得到轉(zhuǎn)子側(cè)的ABC電流ira、irb，該計(jì)算方法中的乘法器可以復(fù)用，節(jié)約芯

片中的乘法器資源。

[0079] 在步驟S16中，將所述ABC電流回傳給所述中央處理器。[0080] 在本實(shí)施方式中，電機(jī)解算的詳細(xì)流程如圖7所示，圖7為通過(guò)DQ電壓解算出DQ電流的過(guò)程，Usd、Usq為定子側(cè)DQ電壓，Urd、Urq為轉(zhuǎn)子側(cè)DQ電壓，isd、isq為定子側(cè)DQ電流，ird、irq

為轉(zhuǎn)子側(cè)DQ電流，φsd、φsq為定子磁鏈，φrd、φrq為轉(zhuǎn)子磁鏈，Rs為定子電阻，Rr為轉(zhuǎn)子電

阻，利用當(dāng)前求出的Usd、Usq、Urd、Urq、Rs、Rr、Ts、機(jī)械角度W以及上一次求出的φsd、φsq、φrd、

φrq、isd、isq、ird、irq，求出當(dāng)前的φsd、φsq、φrd、φrq，將當(dāng)前求出的φsd、φsq、φrd、φrq代入

到公式 則可以求出當(dāng)前的isd、isq、ird、irq。

[0081] 請(qǐng)參閱圖8，為本發(fā)明一實(shí)施方式中基于FPGA的雙饋風(fēng)機(jī)的建模系統(tǒng)的結(jié)構(gòu)示意圖。

[0082] 在本實(shí)施方式中，基于FPGA的雙饋風(fēng)機(jī)的建模系統(tǒng)1包括雙饋風(fēng)機(jī)的FPGA模塊2和中央處理器3，其中，所述雙饋風(fēng)機(jī)的FPGA模塊2與所述中央處理器3進(jìn)行數(shù)據(jù)通信，所述數(shù)

據(jù)包括轉(zhuǎn)速和ABC電壓，所述雙饋風(fēng)機(jī)的FPGA模塊2包括：第一計(jì)算模塊21、第二計(jì)算模塊

22、第三計(jì)算模塊23、第四計(jì)算模塊24、第五計(jì)算模塊25以及回傳模塊26。

[0083] 第一計(jì)算模塊21，用于從所述中央處理器接收所述雙饋風(fēng)機(jī)的所述轉(zhuǎn)速，通過(guò)對(duì)所述轉(zhuǎn)速進(jìn)行積分以得到θ值。

[0084] 在本實(shí)施方式中，第一計(jì)算模塊21具體用于；[0085] 利用求解方程 計(jì)算出θ值，并將θ值的數(shù)據(jù)格式修改成UFIX24_24格式，其中，w為所述雙饋風(fēng)機(jī)的所述轉(zhuǎn)速。

[0086] 第二計(jì)算模塊22，用于通過(guò)所述θ值計(jì)算出正弦值和余弦值。[0087] 在本實(shí)施方式中，第二計(jì)算模塊22具體用于：[0088] 截取所述θ值的高13位并利用基本處理方法計(jì)算出正弦值a；[0089] 截取所述θ值的高14位并利用所述基本處理方法計(jì)算出正弦值b；[0090] 截取所述θ值的低11位并利用所述基本處理方法計(jì)算出正弦值c；[0091] 并將所述θ值的數(shù)據(jù)格式修改成UFIX11_11格式，并利用公式 計(jì)算出正弦值y，以此類(lèi)推計(jì)算出余弦值；

[0092] 其中，所述基本處理方法包括：將 平均分成2048份，求出每一份的正弦值，將求出的正弦值保存在RAM中，從地址0依次讀到地址2048以得到0到 之間的正弦值，從地址2048

依次讀到0以得到 到π之間的正弦值，將前兩次得到的結(jié)果取反以得到π到 和 到2π之

間的正弦值，依次類(lèi)推以求出余弦值。

[0093] 第三計(jì)算模塊23，用于利用所述正弦值和所述余弦值將從所述中央處理器接收所述雙饋風(fēng)機(jī)的所述ABC電壓轉(zhuǎn)換成DQ電壓。

[0094] 在本實(shí)施方式中，第三計(jì)算模塊23具體用于：[0095] 利用公式 和公式將所述ABC電壓轉(zhuǎn)換成DQ電壓。

[0096] 第四計(jì)算模塊24，用于利用所述DQ電壓計(jì)算出DQ電流。[0097] 第五計(jì)算模塊25，用于利用所述正弦值和所述余弦值將所述DQ電流轉(zhuǎn)換成ABC電流。

[0098] 在本實(shí)施方式中，第五計(jì)算模塊25具體用于：[0099] 利用公式 和公式將所述DQ電流轉(zhuǎn)換成ABC電流。

[0100] 回傳模塊26，用于將所述ABC電流回傳給所述中央處理器。[0101] 在本實(shí)施方式中，第一計(jì)算模塊21、第二計(jì)算模塊22、第三計(jì)算模塊23、第四計(jì)算模塊24、第五計(jì)算模塊25、回傳模塊26中每一個(gè)模塊的詳細(xì)計(jì)算流程參閱本發(fā)明具體實(shí)施

方式中方法實(shí)施例中的相關(guān)描述，在此不做重復(fù)描述。

[0102] 本發(fā)明提供的技術(shù)方案具有以下優(yōu)點(diǎn)：基于FPGA的雙饋電機(jī)模型的解算，能不受CPU運(yùn)算步長(zhǎng)影響，而且通過(guò)FPGA的小步長(zhǎng)解算，能實(shí)現(xiàn)更快速度、更高精度的解算。

[0103] 值得注意的是，上述實(shí)施例中，所包括的各個(gè)單元只是按照功能邏輯進(jìn)行劃分的，但并不局限于上述的劃分，只要能夠?qū)崿F(xiàn)相應(yīng)的功能即可；另外，各功能單元的具體名稱(chēng)也

只是為了便于相互區(qū)分，并不用于限制本發(fā)明的保護(hù)范圍。

[0104] 另外，本領(lǐng)域普通技術(shù)人員可以理解實(shí)現(xiàn)上述各實(shí)施例方法中的全部或部分步驟是可以通過(guò)程序來(lái)指令相關(guān)的硬件來(lái)完成，相應(yīng)的程序可以存儲(chǔ)于一計(jì)算機(jī)可讀取存儲(chǔ)介

質(zhì)中，的存儲(chǔ)介質(zhì)，如ROM/RAM、磁盤(pán)或光盤(pán)等。

[0105] 以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。