本發(fā)明涉及一種基于FPGA的高斯白噪聲發(fā)生器和壓制干擾模擬器，屬于雷達(dá)技術(shù)領(lǐng)域。該模擬器采用多模塊方式檢測(cè)得到雷達(dá)信號(hào)的PDW信息，并在此基礎(chǔ)上，引導(dǎo)模擬器利用FPGA產(chǎn)生相關(guān)壓制干擾；同時(shí)本方法采用新型高斯白噪聲生成算法，利用Combined?Tausworthe算法產(chǎn)生均勻隨機(jī)數(shù)，然后通過(guò)Box?Muller算法將均勻隨機(jī)數(shù)轉(zhuǎn)換成高斯白噪聲；同時(shí)本設(shè)備可以實(shí)現(xiàn)不同帶寬、不同類(lèi)型的干擾信號(hào)，滿足多型號(hào)多類(lèi)型的雷達(dá)抗干擾性能檢測(cè)需要，操作方便簡(jiǎn)單；產(chǎn)生的噪聲信號(hào)效果逼真，應(yīng)用廣泛。