本發(fā)明提供了一種封裝器件的失效分析方法，包括：提供一包括自下向上的封裝基體層、芯片主體層和封裝蓋板層的封裝器件，封裝基體層中的每條導(dǎo)電線(xiàn)路與對(duì)應(yīng)的外接測(cè)試點(diǎn)電性連接，芯片主體層中的每個(gè)焊盤(pán)與對(duì)應(yīng)的導(dǎo)電線(xiàn)路電性連接；獲取每個(gè)焊盤(pán)通過(guò)對(duì)應(yīng)的導(dǎo)電線(xiàn)路與對(duì)應(yīng)的外接測(cè)試點(diǎn)之間的電性連接關(guān)系；通過(guò)外接測(cè)試點(diǎn)對(duì)芯片主體層進(jìn)行電性測(cè)試，以獲取電性測(cè)試出現(xiàn)異常的電性連接關(guān)系；以及，根據(jù)電性測(cè)試出現(xiàn)異常的電性連接關(guān)系，抓取芯片主體層中的熱點(diǎn)，并在芯片主體層的頂表面標(biāo)記熱點(diǎn)的位置。本發(fā)明的技術(shù)方案使得能夠在無(wú)損的條件下快速且準(zhǔn)確地找到熱點(diǎn)的位置，進(jìn)而使得能夠?qū)π酒黧w層進(jìn)行快速且有效的失效分析。