本發(fā)明屬于集成電路可制造性設計中靜態(tài)隨機存儲電路良率分析領域，具體采用一種通用帕累托和高斯聯(lián)合分布作為實際采樣分布函數(shù)族，通過最小化實際采樣分布和理想采樣分布之間的交叉熵，從而獲得最優(yōu)的實際采樣分布參數(shù)。使用優(yōu)化后的實際采樣分布進行采樣計算SRAM失效率，能夠大幅減小采樣點數(shù)，提高采樣效率。本發(fā)明的關鍵是提出采用通用帕累托和高斯混合分布為采樣分布函數(shù)族；并針對該分布的參數(shù)優(yōu)化問題，提出了一個迭代策略，不斷地進行采樣、更新實際分布參數(shù)、計算失效率，直到失效率滿足精度要求。實驗結果表明，本發(fā)明提出的方法明顯優(yōu)于目前現(xiàn)有技術的方法。