本發(fā)明涉及一種面向SOC芯片的多時(shí)鐘域并發(fā)測(cè)試系統(tǒng)及其測(cè)試方法，屬于芯片檢測(cè)技術(shù)領(lǐng)域。本發(fā)明板卡系統(tǒng)包括板卡和設(shè)置在板卡上的時(shí)鐘域控制器、插槽總線控制器和測(cè)試子系統(tǒng)，時(shí)鐘域控制器連接測(cè)試子系統(tǒng)和插槽總線控制器，插槽總線控制器連接背板總線；測(cè)試子系統(tǒng)包括測(cè)試處理器和信號(hào)處理單元，測(cè)試處理器包括測(cè)試圖形存儲(chǔ)器、存儲(chǔ)控制器、時(shí)序發(fā)生器、圖形發(fā)生器和指令發(fā)生器。本發(fā)明通過多時(shí)鐘域并發(fā)的測(cè)試方法，在提高了單顆SOC芯片測(cè)試效率的同時(shí)，單顆芯片的測(cè)試成本也得到降低，從而提高了利潤(rùn)；對(duì)芯片工作在多模塊并發(fā)工作狀態(tài)下的失效有更高的檢測(cè)覆蓋率，提高芯片封裝后的良率。