本發(fā)明提供了一種SOC芯片高溫測(cè)試的方法和裝置，所述裝置包括運(yùn)行輔助電路、測(cè)試輔助電路、待測(cè)芯片和統(tǒng)計(jì)分析模塊；所述待測(cè)芯片分別與運(yùn)行輔助電路、測(cè)試輔助電路、統(tǒng)計(jì)分析模塊連接；所述待測(cè)芯片上設(shè)置有基礎(chǔ)系統(tǒng)模塊、功能運(yùn)行模塊、回路測(cè)試模塊和溫度控制模塊；所述統(tǒng)計(jì)分析模塊用于實(shí)時(shí)獲取待測(cè)芯片在測(cè)試過(guò)程中的測(cè)試數(shù)據(jù)，并將測(cè)試數(shù)據(jù)發(fā)送至顯示設(shè)備進(jìn)行顯示。通過(guò)上述方案，在進(jìn)行芯片老化測(cè)試時(shí)，不僅能覆蓋到芯片內(nèi)部各個(gè)模塊的系統(tǒng)級(jí)功能的HTOL測(cè)試，也能夠覆蓋芯片管腳電路的測(cè)試，同時(shí)，還可以監(jiān)控每顆HTOL芯片的實(shí)時(shí)電性參數(shù)和運(yùn)行狀態(tài)，便于老化數(shù)據(jù)分析和老化失效分析。