本實用新型公開了一種電路板IO連通性的測試裝置,測試裝置包括測試控制模塊、數(shù)據(jù)處理模塊、數(shù)據(jù)校驗?zāi)K、IO測試板。其中,數(shù)據(jù)處理模塊通過IO接口信號連接至IO測試板,并配置輸出IO管腳的電平狀態(tài),數(shù)據(jù)校驗?zāi)K用于檢測被測模塊電路上任一路輸入IO管腳的開路或短路的狀態(tài)。本發(fā)明的測試裝置用于電路板上MCU或FPGA
芯片的IO與所連接的接插件的連通性測試,能準(zhǔn)確檢測出IO的開路或是相臨兩個IO的短路問題,快速定位電路板焊接或芯片IO失效問題,加快生產(chǎn)和測試效率。
聲明:
“電路板IO連通性的測試裝置” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)