本實(shí)用新型公開一種用于半導(dǎo)體
芯片的電性能檢測(cè)裝置,包括:PCB基板、至少一組左側(cè)測(cè)試組片、至少一組右側(cè)測(cè)試組片、左安裝座和右安裝座,所述左側(cè)測(cè)試組片、右側(cè)測(cè)試組片均由平行且豎直設(shè)置的第一測(cè)試片、第二測(cè)試片組成,且第一測(cè)試片、第二測(cè)試片之間具有絕緣層,此第一測(cè)試片、第二測(cè)試片均由中央片區(qū)、位于中央片區(qū)兩端的第一引腳、第二引腳和位于中央片區(qū)下端的第三引腳組成,第一引腳、第二引腳相對(duì)中央片區(qū)向上傾斜。本實(shí)用新型電性能檢測(cè)裝置增強(qiáng)了測(cè)試組片的引腳與待測(cè)半導(dǎo)體芯片的接觸壓強(qiáng),有利于提高測(cè)試組片的引腳與待測(cè)半導(dǎo)體芯片電接觸的可靠性,也提高了使用壽命。
聲明:
“用于半導(dǎo)體芯片的電性能檢測(cè)裝置” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)