一種高速高精度模數(shù)轉(zhuǎn)換器片間同步性能檢測(cè)系統(tǒng)及方法，核心在于FPGA模塊接收上位機(jī)的采集控制信號(hào)，控制四片ADC同時(shí)采集同步輸入的模擬正弦信號(hào)，波形數(shù)據(jù)上傳上位機(jī)進(jìn)行FFT及相位計(jì)算，記錄信噪比參數(shù)值及其與校準(zhǔn)ADC之間的相位差并使之與芯片編號(hào)對(duì)應(yīng)，待整批次芯片測(cè)試完后，對(duì)二維數(shù)據(jù)點(diǎn)集合聚類(lèi)分析，確定二維數(shù)據(jù)點(diǎn)集合的最終聚類(lèi)中心K1與K2，再根據(jù)工程實(shí)際需求確定相位差距離值D和SNR最小值，計(jì)算篩選出與最終聚類(lèi)中心K1距離小于D且SNR高于最小值要求的二維數(shù)據(jù)點(diǎn),通過(guò)二維數(shù)據(jù)點(diǎn)與芯片編號(hào)一一對(duì)應(yīng)的關(guān)系從整個(gè)批次中進(jìn)行分揀，最終獲得兩個(gè)子批次，每個(gè)子批次內(nèi)的芯片同步性能及SNR指標(biāo)均能滿足指定的工程實(shí)際需求，至此完成檢測(cè)。