本發(fā)明公開了一種3D疊層
芯片封裝器件的芯片分離方法,包括如下步驟:聲學(xué)掃描顯微檢測3D疊層芯片封裝ULSI試樣的內(nèi)部結(jié)構(gòu),確定所需研磨區(qū)域及其面積;用熱熔蠟將3D疊層芯片封裝ULSI試樣固定在研磨臺(tái)上;研磨:根據(jù)上述研磨區(qū)域的面積,選擇研磨鉆頭、研磨力度和研磨方向,去除封裝材料和芯片,研磨至目標(biāo)芯片表面覆蓋的保護(hù)層;采用化學(xué)腐蝕法,去除上述的保護(hù)層。本發(fā)明以研磨為主,化學(xué)腐蝕為輔;研磨針對(duì)特定局部區(qū)域進(jìn)行去除,不損傷下層芯片內(nèi)部結(jié)構(gòu)及其鍵合引線;化學(xué)腐蝕法將目標(biāo)芯片表面上覆蓋的保護(hù)層或芯片粘結(jié)劑去除,目標(biāo)芯片暴露;所得的目標(biāo)芯片內(nèi)部結(jié)構(gòu)和芯片上的鍵合引線完整不受損,方便后續(xù)的電測分析。
聲明:
“3D疊層芯片封裝器件的芯片分離方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)