本發(fā)明涉及在集成電路設(shè)計期間快速模擬制造影響的設(shè)備、方法和系統(tǒng)。方法、設(shè)備和計算機程序產(chǎn)品提供了一種快速和準確的模型,用于模擬在集成電路制造期間的化學(xué)機械拋光(CMP)步驟的影響,通過產(chǎn)生集成電路的設(shè)計;在產(chǎn)生所述集成電路的設(shè)計時,使用簡化的模型來預(yù)測所述集成電路的由在所述集成電路的制造期間將要使用的CMP處理步驟引起的至少一個物理特性,其中所述簡化的模型源于在使用綜合模擬程序的設(shè)計產(chǎn)生活動之前進行的模擬,所述綜合模擬程序用于對所述物理特性進行建模;使用所述預(yù)測的物理特性來預(yù)測所述集成電路的性能;以及根據(jù)所述性能預(yù)測來調(diào)整所述集成電路的設(shè)計。
聲明:
“在集成電路設(shè)計期間快速模擬制造影響的設(shè)備、方法和系統(tǒng)” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)