本發(fā)明公開一種大面積納米結(jié)構(gòu)陣列的制備方法,包括如下步驟:提供一導電基體;在所述導電基體上沉積一金屬薄膜層,其中所述金屬薄膜層被劃分成多個區(qū)域;測量所述金屬薄膜層上多個區(qū)域的厚度及所述多個區(qū)域的厚度與
電化學氧化時間之間的一一對應(yīng)關(guān)系;潤濕所述金屬薄膜層的表面并對所述表面進行第一氧化處理;對所述金屬薄膜層進行第二氧化處理,并根據(jù)所述金屬薄膜層上多個區(qū)域的厚度與電化學氧化時間之間一一對應(yīng)關(guān)系控制所述金屬薄膜層上的所述多個區(qū)域的氧化時間。本發(fā)明通過測量所述金屬薄膜層上多個區(qū)域的厚度及所述多個區(qū)域的厚度與電化學氧化時間之間的一一對應(yīng)關(guān)系,來控制所述金屬薄膜層上多個區(qū)域的氧化時間,使所述金屬薄膜層上每個區(qū)域的氧化都得到精確地控制,因而可以在大尺寸的導電基體上形成高度有序的大面積納米結(jié)構(gòu)陣列。
聲明:
“大面積納米結(jié)構(gòu)陣列的制備方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學習研究,如用于商業(yè)用途,請聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)