本發(fā)明公開(kāi)了一種高效率的集成電路封裝工藝,所述封裝工藝如下:步驟一:劃片:將晶片分離成單個(gè)的
芯片;步驟二:取片和承載:挑選出良品芯片,并放置于承載托盤(pán)中;步驟三:粘片:將芯片粘貼在封裝體的芯片安裝區(qū)域;步驟四:打線:芯片上的打線點(diǎn)與封裝體引腳的內(nèi)部端點(diǎn)之間用細(xì)金線連接;步驟五:封裝前檢查:打線好的芯片通過(guò)目檢的形式進(jìn)行驗(yàn)收;步驟六:驗(yàn)收完畢后進(jìn)行封裝密封;本發(fā)明的有益效果是:本發(fā)明有助于滿足集成電路封裝良好的機(jī)械性和化學(xué)穩(wěn)定性的質(zhì)量要求,提高了封裝的效率;封裝時(shí)芯片表面與弧線制高點(diǎn)的距離控制在100um內(nèi),通過(guò)降低弧線高度,可縮減塑封體厚度,減少線弧擺動(dòng)問(wèn)題,增強(qiáng)封裝可靠性。
聲明:
“高效率的集成電路封裝工藝” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)