本發(fā)明公開(kāi)了一種離線監(jiān)控介電層沉積工藝對(duì)銅電阻的影響的方法,包括:步驟S1,在裸硅片上沉積保護(hù)層;步驟S2,在所述保護(hù)層的表面生長(zhǎng)一銅層;步驟S3,利用化學(xué)機(jī)械研磨工藝對(duì)銅層進(jìn)行減??;步驟S4,測(cè)試研磨后的銅層電阻并作為前值電阻;步驟S5,將測(cè)試后的硅片進(jìn)行待測(cè)試的介電層沉積工藝中的銅表面預(yù)處理步驟;步驟S6,測(cè)試預(yù)處理后硅片中的銅層電阻并作為后值電阻;步驟S7,后值電阻與前值電阻的差值即為介電層沉積工藝對(duì)銅電阻的影響量。本發(fā)明操作簡(jiǎn)單,靈活性強(qiáng),不但可以及時(shí)有效地進(jìn)行晶圓的電性監(jiān)控,還可以有效控制介電層沉積工藝的穩(wěn)定性,而且最大化地避免介電層沉積工藝發(fā)生偏差時(shí)對(duì)產(chǎn)品的影響程度。
聲明:
“離線監(jiān)控介電層沉積工藝對(duì)銅電阻的影響的方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)