本發(fā)明提供了一種IP硬核無(wú)損測(cè)試結(jié)構(gòu)，包括：半導(dǎo)體自動(dòng)測(cè)試設(shè)備和通用片上系統(tǒng)，被測(cè)IP硬核內(nèi)嵌于所述通用片上系統(tǒng)上，所述半導(dǎo)體自動(dòng)測(cè)試設(shè)備與所述通用片上系統(tǒng)之間電信連接，所述片上評(píng)估系統(tǒng)內(nèi)嵌有評(píng)測(cè)電路，所述評(píng)測(cè)電路與所述被測(cè)IP硬核之間設(shè)置有一反饋單元。通過(guò)所述通用片上系統(tǒng)的評(píng)測(cè)電路與所述半導(dǎo)體自動(dòng)測(cè)試設(shè)備，直接對(duì)被測(cè)IP硬核進(jìn)行裸芯片測(cè)試，并且通過(guò)所述反饋單元，對(duì)由所述評(píng)測(cè)電路引起的時(shí)延進(jìn)行補(bǔ)償。采用裸芯片無(wú)損測(cè)試技術(shù)，避免了傳統(tǒng)封裝后測(cè)試帶來(lái)的缺陷誤差，保障被測(cè)IP硬核測(cè)試結(jié)果的合理性和有效性。