本發(fā)明公布了一種基于異步串行通信的多主無損總線競爭電路,屬于控制工程和通信工程技術(shù)領(lǐng)域,涉及一種基于異步串行通信的多主無損總線競爭電路。在嵌入式處理器的異步串行端口使用邏輯電路檢測信息發(fā)送和接收的電平,如果這兩者一致,則給出邏輯低電平,如果這兩者不一致,則給出邏輯高電平;通過給出的邏輯高電平封鎖信息發(fā)送端口,同時觸發(fā)嵌入式處理器的外部中斷;封鎖信息發(fā)送端口由嵌入式處理器的輸出端口給出信號予以解除。通過這種對嵌入式處理器輸出端口進行封鎖和解除封鎖,實現(xiàn)異步串行通信的多主無損現(xiàn)場總線競爭。
聲明:
“基于異步串行通信的多主無損總線競爭電路” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)