一種應(yīng)用于PXI?Express總線測試系統(tǒng)的通用數(shù)據(jù)壓縮IP核,涉及一種通用數(shù)據(jù)壓縮IP核。它是為了適應(yīng)針對PXI?Express總線測試系統(tǒng)的通用數(shù)據(jù)壓縮IP核的需求。它基于LZW算法對數(shù)據(jù)進(jìn)行無損壓縮。其中IP核對外的接口有三個(gè):字符數(shù)據(jù)流輸入的Avalon8位內(nèi)存映射型從端口,用于控制壓縮啟動停止及獲取工作狀態(tài)和壓縮率的Avalon32位內(nèi)存映射型從端口和用于將壓縮后的數(shù)據(jù)流寫入存儲器的Avalon8位內(nèi)存映射型主端口。本發(fā)明可廣泛應(yīng)用于基于PXI?Express總線的設(shè)備,如:模擬量采集卡、開關(guān)量采集卡、總線分析儀等。
聲明:
“應(yīng)用于PXI Express總線測試系統(tǒng)的通用數(shù)據(jù)壓縮IP核” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)