本發(fā)明提供一種針對(duì)待測(cè)
芯片設(shè)計(jì)專用載板、測(cè)試設(shè)備、芯片電性失效分析的方法,所述方法包括:針對(duì)待測(cè)芯片設(shè)計(jì)專用載板,所述載板包括位于待測(cè)芯片容納區(qū)域的焊盤(pán)陣列、用于與測(cè)試機(jī)臺(tái)進(jìn)行信號(hào)傳輸?shù)尼樐_陣列,以及連接所述針腳陣列和焊盤(pán)陣列的金屬連線;將待測(cè)芯片采用SMT技術(shù)貼裝于所述載板上。本發(fā)明提供的芯片電性失效分析的方法和用于芯片電性失效分析的專用載板以及測(cè)試設(shè)備能夠方便快捷的完成硬件準(zhǔn)備,且能夠容易的實(shí)現(xiàn)大管腳數(shù)目芯片測(cè)試的芯片失效分析。
聲明:
“失效分析專用載板、測(cè)試設(shè)備、芯片電性失效分析的方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)