本發(fā)明提供一種基于NBTI效應(yīng)PMOS管參數(shù)退化的失效預(yù)警裝置，包括依次連接的負(fù)偏壓電荷泵電路、參數(shù)監(jiān)測(cè)電路、信號(hào)處理電路以及信號(hào)鎖存輸出電路，負(fù)荷電荷泵電路輸出-VDD到0V連續(xù)可調(diào)的負(fù)偏壓至參數(shù)監(jiān)測(cè)電路，參數(shù)監(jiān)測(cè)電路將-VDD到0V連續(xù)可調(diào)的負(fù)偏壓施加至待失效預(yù)警PMOS管，施加VDD電壓至標(biāo)準(zhǔn)PMOS管，待失效預(yù)警PMOS管加速退化，輸出兩者閾值電壓至信號(hào)處理電路，信號(hào)處理電路對(duì)兩個(gè)閾值電壓進(jìn)行處理生成模擬信號(hào)輸出至信號(hào)鎖存輸出電路，信號(hào)鎖存輸出電路將模擬信號(hào)與第一參考電壓比較，生成預(yù)警信號(hào)，實(shí)現(xiàn)對(duì)失效預(yù)警PMOS管的參數(shù)退化失效預(yù)警，確保高性能集成電路的穩(wěn)定性。