本發(fā)明公開了一種驗證檢測設(shè)備檢測結(jié)果是否正確的方法,涉及半導體的檢測工藝。該方法包括:提供具有工作區(qū)域和虛設(shè)區(qū)域的
芯片,由數(shù)條位線和字線組成,虛設(shè)區(qū)域不參與工作區(qū)域的電路工作,虛設(shè)區(qū)域的位線或字線連接有熔絲,且與工作區(qū)域的預設(shè)位線或字線電路連接;打斷熔絲,工作區(qū)域的預設(shè)位線或字線失效,連接熔絲的虛設(shè)區(qū)域的位線或字線代替工作區(qū)域的預設(shè)位線或預設(shè)字線,得到失效的實際物理地址;使用檢測設(shè)備檢測芯片,輸出檢測物理地址;比較實際物理地址和檢測物理地址是否一致可檢測出該檢測設(shè)備是否正常。相較現(xiàn)有技術(shù),熔絲比較大,方便使用聚焦離子束或激光進行打斷。在虛設(shè)區(qū)域加熔絲電路設(shè)計,不需要增加芯片的整體面積。
聲明:
“驗證檢測設(shè)備檢測結(jié)果是否正確的方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學習研究,如用于商業(yè)用途,請聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)