本發(fā)明公開了集成電路領(lǐng)域的一種輸出短路檢測電路,包括檢測模塊和比較模塊,所述的檢測模塊由連接電源端VDD的檢測電路R1、第三NMOS管N3,以及與第一NMOS管N1的源極連接的反饋電阻R2串聯(lián)而成;所述第三NMOS管N3的源極接所述的反饋電阻R2,漏極接所述的檢測電阻R1,所述比較模塊連接所述第三NMOS管N3的漏極,接收檢測模塊輸出的檢測信號Vsen;所述比較模塊還接收參考電壓信號Vref,當(dāng)所述檢測信號Vsen的電位低于所述參考電壓信號Vref的電位時(shí),所述比較模塊輸出高電平的指示信號Vsc。其技術(shù)效果是:其能在驅(qū)動(dòng)電路處于飽和區(qū)驅(qū)動(dòng)模式時(shí)對驅(qū)動(dòng)電路進(jìn)行短路檢測而不發(fā)生檢測失效。
聲明:
“輸出短路檢測電路” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)