本發(fā)明涉及一種基于智能電表軟件可靠性測(cè)試平臺(tái)的模擬存儲(chǔ)器測(cè)試板系統(tǒng)及其測(cè)試方法。該系統(tǒng)包括檢測(cè)計(jì)算機(jī)、模擬存儲(chǔ)器測(cè)試板、被測(cè)單元、接口A和接口C;所述檢測(cè)計(jì)算機(jī)通過接口A與模擬存儲(chǔ)器測(cè)試板進(jìn)行信息交互;所述被測(cè)單元通過接口C與模擬存儲(chǔ)器測(cè)試板進(jìn)行信息交互。該方法包括分析存儲(chǔ)器模擬板FPGA的模擬存儲(chǔ)
芯片讀寫操作以及ARM芯片與存儲(chǔ)器模擬板FPGA間的通信協(xié)議在模擬存儲(chǔ)器測(cè)試板上運(yùn)行綜合后的程序五個(gè)步驟。本發(fā)明提供的模擬存儲(chǔ)器測(cè)試板以ARM和FPGA相結(jié)合,以FPGA硬件邏輯模擬實(shí)際存儲(chǔ)芯片的功能,解決ARM與存儲(chǔ)芯片模塊信息交互速度較慢,無法模擬失效等測(cè)試所需狀態(tài)的問題。
聲明:
“模擬智能電能表存儲(chǔ)器測(cè)試板系統(tǒng)及其測(cè)試方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)