本發(fā)明提供了一種互連線接觸高阻位置的測(cè)試方法,應(yīng)用于半導(dǎo)體技術(shù)領(lǐng)域。所述方法包括:在一失效樣品對(duì)應(yīng)的版圖上獲取待分析路徑;在所述待分析路徑上獲取一條測(cè)試回路,所述測(cè)試回路的兩個(gè)測(cè)試端口位于所述失效樣品的接觸孔層上;將所述失效樣品正面朝下后進(jìn)行樣品處理,使所述失效樣品滿足納米探針測(cè)試條件;對(duì)處理后的所述失效樣品進(jìn)行納米探針測(cè)試,以確定所述失效樣品的互連線接觸高阻位置。本發(fā)明的互連線接觸高阻位置的測(cè)試方法,能夠在電性上對(duì)
芯片高阻失效進(jìn)行驗(yàn)證,并能夠準(zhǔn)確確認(rèn)芯片高阻失效位置。
聲明:
“互連線接觸高阻位置的測(cè)試方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)