本發(fā)明提供一種陣列式電子接點(diǎn)可靠性的測試方法及其測試結(jié)構(gòu),其在一待測電子元件基板底部的第一接點(diǎn)群中,以螺旋狀方式或有規(guī)律的連續(xù)式回路設(shè)計(jì)使每二毗鄰的接點(diǎn)形成短路;并在一相對應(yīng)的測試電路板基板表面的第二接點(diǎn)群中,以反螺旋狀方式或有規(guī)律的反向連續(xù)式回路設(shè)計(jì)將其分組使每二毗鄰的接點(diǎn)形成短路,且對應(yīng)于待測電子元件第一接點(diǎn)群的短路則為開路;再利用復(fù)數(shù)導(dǎo)電接點(diǎn)導(dǎo)通第一接點(diǎn)群及第二接點(diǎn)群,進(jìn)而依該測試電路板的分組路線而將偶數(shù)個(gè)導(dǎo)電接點(diǎn)串聯(lián)成監(jiān)測回路;連續(xù)測試每一該監(jiān)測回路的電阻變化及其發(fā)生的異常事件,以據(jù)此判讀得知某一特定監(jiān)測回路的導(dǎo)電接點(diǎn)失效,達(dá)到導(dǎo)電接點(diǎn)多點(diǎn)式且為連續(xù)即時(shí)性的可靠性監(jiān)控測試的功效。