本發(fā)明公開(kāi)了一種用于眾核計(jì)算芯片可測(cè)性設(shè)計(jì)的電路、裝置及方法，所述眾核計(jì)算芯片存在預(yù)設(shè)的分類標(biāo)記，且包括多個(gè)計(jì)算核心，各計(jì)算核心分配有各自不同的核心ID；測(cè)試時(shí)，控制各計(jì)算核心測(cè)試過(guò)程的進(jìn)行，包括測(cè)試數(shù)據(jù)的選擇和測(cè)試過(guò)程控制；并將測(cè)試數(shù)據(jù)的發(fā)送給計(jì)算核心，根據(jù)測(cè)試數(shù)據(jù)對(duì)各計(jì)算核心進(jìn)行測(cè)試，并根據(jù)測(cè)試結(jié)果，記錄失效計(jì)算核心數(shù)目及對(duì)應(yīng)的核心ID；最后根據(jù)測(cè)試結(jié)果修改眾核計(jì)算芯片的分類標(biāo)記并進(jìn)行修復(fù)；其效果是：通過(guò)對(duì)每個(gè)計(jì)算核心的計(jì)算結(jié)果進(jìn)行檢測(cè)來(lái)判斷計(jì)算核心的功能正確性，避免了使用掃描鏈技術(shù)需要用到的掃描觸發(fā)器，從而節(jié)省了芯片面積成本；另外，測(cè)試過(guò)程由硬件自動(dòng)完成，保證了測(cè)試的時(shí)效性。