本發(fā)明一種存儲器
芯片內(nèi)建自測試方法和電路裝置,所述方法包括:將原始測試向量輸入至待測電路,以生成測試數(shù)據(jù)信號;將原始測試向量輸入至寄存器中,使得原始測試向量與測試數(shù)據(jù)信號同步;對延遲后的原始測試向量和測試數(shù)據(jù)信號進行邏輯異或運算,以生成用于表示待測電路是否有效的測試結(jié)果指示信號;將延遲后的原始測試向量的相位反轉(zhuǎn)180度生成反相測試向量,并將反相測試向量和測試數(shù)據(jù)信號進行邏輯與非運算,輸出邏輯狀態(tài)指示值,用于表示待測電路失效時,測試數(shù)據(jù)信號的邏輯狀態(tài);根據(jù)測試結(jié)果指示信號,擇一輸出用于表示待測電路的有效測試結(jié)果和邏輯狀態(tài)指示值中的一種。能夠判斷出待測電路是否有效,而且進一步得到待測電路的失效形態(tài)。
聲明:
“存儲器芯片內(nèi)建自測試方法和電路裝置” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學習研究,如用于商業(yè)用途,請聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)