一種測試技術領域的基于電路分割的低功耗掃描測試方法,步驟如下:1)電路分割:對設計進行邏輯劃分,劃分后一個邏輯部分對應一個掃描測試模式;2)掃描時鐘設計:對各個邏輯部分進行掃描測試時,每一時刻只有一個邏輯部分的掃描時序單元的時鐘可控制;3)獨立掃描鏈電路設計:對于整個設計進行邏輯分割后,各個劃分的測試邏輯部分是互異的關系;4)輸入輸出復用:劃分的多個邏輯部分都有對應的掃描鏈,各邏輯部分的掃描鏈通過多路選擇器復用共同的輸入輸出端口。本發(fā)明減少了同時進行掃描測試的掃描觸發(fā)器的數量,大大降低了瞬時測試功耗,平均功耗也有所降低,從而避免了
芯片在測試過程中由于功耗過大而失效。
聲明:
“基于電路分割的低功耗掃描測試方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業(yè)用途,請聯系該技術所有人。
我是此專利(論文)的發(fā)明人(作者)