一種3D?NAND存儲器位線的電阻測試方法,包括:提供失效晶圓,所述失效晶圓包括襯底和位于襯底正面上的3D?NAND存儲器,所述3D?NAND存儲器包括若干位線和與每個位線相應連接的若干金屬插塞;選取多根位線作為目標位線,將多根目標位線通過金屬線路連接;從襯底的背面平坦化所述襯底,直至暴露所述與目標位線連接的金屬插塞;對目標位線所對應的金屬插塞進行測試,獲得目標位線的電阻值。本發(fā)明的測試方法可以減小3D?NAND存儲器位線電阻的測試難度,并且能保證測試的精度。
聲明:
“3D NAND存儲器位線的電阻測試方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業(yè)用途,請聯(lián)系該技術所有人。
我是此專利(論文)的發(fā)明人(作者)