本發(fā)明公開了一種半導(dǎo)體封裝測試結(jié)構(gòu)及封裝方法、半導(dǎo)體封裝結(jié)構(gòu),其中,半導(dǎo)體封裝測試結(jié)構(gòu)位于晶圓的切割道區(qū),所述晶圓的切割道區(qū)與晶圓的
芯片區(qū)相鄰,且所述晶圓表面覆蓋有絕緣層,包括:位于所述絕緣層內(nèi)并位于所述切割道區(qū)的至少三層測試金屬層;以及位于所述切割道區(qū)并電連接相鄰所述測試金屬層的所述測試連接層,相鄰層的所述測試連接層分別位于所述切割道區(qū)的相對兩側(cè),以利于后續(xù)切片工藝時相鄰層的測試連接層分別位于不同的晶片。本發(fā)明的封裝測試結(jié)構(gòu)晶片最頂層的測試金屬層無法與最底層的測試金屬層形成電連接,這樣后續(xù)封裝過程中即使焊線與測試鍵接觸,由于晶片內(nèi)測試鍵本身的斷路也無法形成接地回路,因此不會發(fā)生短路失效。
聲明:
“半導(dǎo)體封裝測試結(jié)構(gòu)及形成方法、半導(dǎo)體封裝結(jié)構(gòu)” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)