本發(fā)明涉及網(wǎng)絡(luò)跟蹤先前層級(jí)減除的裝置及方法,揭示一種執(zhí)行
芯片中的集成電路結(jié)構(gòu)的連通性測(cè)試的方法。該連通性測(cè)試執(zhí)行于該芯片的第一層級(jí)。在該芯片中識(shí)別潛在缺陷位置,其表示因過(guò)孔開(kāi)路或過(guò)孔短路而容易系統(tǒng)性失效的過(guò)孔位置。將該潛在缺陷位置轉(zhuǎn)換至該芯片的第二層級(jí)的過(guò)孔位置。該第二層級(jí)位于該第一層級(jí)下方。在轉(zhuǎn)換熱點(diǎn)以后,檢查該第二層級(jí)有無(wú)缺陷。檢查該第一層級(jí)上的該過(guò)孔位置有無(wú)缺陷。將該第二層級(jí)的所有缺陷轉(zhuǎn)換至該第一層級(jí)的該過(guò)孔位置。利用該第二層級(jí)的該轉(zhuǎn)換缺陷及該第一層級(jí)的該缺陷的先前層級(jí)減除形成缺陷的網(wǎng)絡(luò)跟蹤。
聲明:
“網(wǎng)絡(luò)跟蹤先前層級(jí)減除的裝置及方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)