本發(fā)明公開了一種基于縮放方差采樣的近閾值電路延時(shí)估計(jì)方法,考慮到蒙特卡羅采樣難以采取到足夠多失效區(qū)域的樣本,通過縮放方差擴(kuò)大樣本采樣區(qū)域,進(jìn)而對電路路徑延時(shí)等關(guān)鍵信息進(jìn)行良率評估,實(shí)現(xiàn)一種精確有效的時(shí)序分析方法,為電路設(shè)計(jì)提供指導(dǎo)。首先提取出電路的關(guān)鍵路徑,應(yīng)用縮放方差采樣方法對工藝參數(shù)空間進(jìn)行優(yōu)化采樣,并通過SPICE得到相應(yīng)的關(guān)鍵信息,以此構(gòu)建初始訓(xùn)練集訓(xùn)練低階張量近似電路延時(shí)模型,并通過自適應(yīng)采樣方法,迭代至模型收斂,最終完成對電路的評估。
聲明:
“基于縮放方差采樣的近閾值電路延時(shí)估計(jì)方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)