本發(fā)明公開了一種存儲器刷新調(diào)節(jié)方法、裝置、調(diào)節(jié)電路以及存儲器件,通過復(fù)用每個存儲區(qū)域的ECC模塊產(chǎn)生的報錯信號,分別對每個存儲區(qū)域中的數(shù)據(jù)存儲錯誤進行統(tǒng)計;分別檢測每個存儲區(qū)域的累計錯誤數(shù)量是否達到預(yù)設(shè)閾值,將累計錯誤數(shù)量達到預(yù)設(shè)閾值的存儲區(qū)域確定為目標存儲區(qū)域;將目標存儲區(qū)域的刷新控制頻率從默認頻率調(diào)整為設(shè)定頻率,同時啟動預(yù)設(shè)的計時器,并將目標存儲區(qū)域?qū)?yīng)的當(dāng)前錯誤統(tǒng)計數(shù)量清零;直至計時時間達到預(yù)設(shè)時長,再將目標存儲區(qū)域的刷新控制頻率恢復(fù)為默認頻率。這樣能夠針對存在數(shù)據(jù)失效風(fēng)險的存儲區(qū)域進行刷新效率調(diào)整,有利于改善DRAM存儲陣列的retention問題。
聲明:
“存儲器刷新調(diào)節(jié)方法、裝置、調(diào)節(jié)電路及存儲器件” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)