一種
芯片封裝結(jié)構(gòu)和電子設(shè)備,能夠降低芯片封裝過程中的短路失效的概率,提升芯片的可靠性。該芯片封裝結(jié)構(gòu)包括:芯片、基板和引線;所述芯片設(shè)置于所述基板上方;其中,所述芯片包括引腳焊盤和測試金屬單元,所述引線用于電連接所述引腳焊盤和所述基板;所述測試金屬單元設(shè)置于非所述引線下方的所述芯片的邊緣區(qū)域。
聲明:
“芯片封裝結(jié)構(gòu)和電子設(shè)備” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)