本發(fā)明提出了一種基于CMOS工藝的應(yīng)用于射頻識(shí)別
芯片的片上靜電放電(ESD)保護(hù)電路,它由芯片上用于連接芯片外部天線的兩個(gè)壓點(diǎn)對(duì)芯片地的靜電放電保護(hù)電路和芯片內(nèi)部與壓點(diǎn)直接或者間接連接的電路兩部分構(gòu)成,給出了電路結(jié)構(gòu)與設(shè)計(jì)方法。射頻識(shí)別芯片產(chǎn)品(卡或標(biāo)簽)的生產(chǎn)加工要經(jīng)過芯片加工、測(cè)試與封裝等一系列復(fù)雜的工序,在整個(gè)生產(chǎn)過程中ESD現(xiàn)象比較嚴(yán)重,因此芯片的片上ESD保護(hù)電路是保證芯片避免ESD失效的重要措施。本發(fā)明提出的ESD保護(hù)電路考慮了人體模型(HBM)、機(jī)器模型(MM)和充電器件模型(CDM)三種放電模型,同時(shí)也兼顧了ESD保護(hù)電路的有效性以及對(duì)工藝的不敏感性,是一種魯棒性強(qiáng)的用于射頻識(shí)別芯片的ESD保護(hù)電路。
聲明:
“用于射頻識(shí)別芯片的靜電放電保護(hù)電路” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)