本發(fā)明公開了一種處理器內(nèi)部通用接口性能檢測與分析方法、系統(tǒng)及介質(zhì),本發(fā)明方法包括數(shù)據(jù)提取、數(shù)據(jù)預(yù)處理、性能計算等步驟,通過在硅前驗證階段監(jiān)測處理器內(nèi)部接口的數(shù)據(jù)報文,計算得到系統(tǒng)中各接口性能和數(shù)據(jù)流在各相鄰接口之間的延時等性能數(shù)據(jù),繼而分析得到系統(tǒng)的整體性能和定位系統(tǒng)性能瓶頸,為設(shè)計師進行代碼優(yōu)化提供依據(jù)和方向。本發(fā)明可在RTL階段就進行性能分析,不止性能分析時間左移,在硅前進行性能優(yōu)化,還可以精準(zhǔn)定位性能瓶頸,降低性能優(yōu)化難度,最重要的是可以在流片前對
芯片具體性能情況有比較精準(zhǔn)的把握。同時本發(fā)明具有廣泛地適用性,既可以用于軟模擬仿真平臺,也可以用于硬件仿真加速器平臺和FPGA平臺。
聲明:
“一種處理器內(nèi)部通用接口性能檢測與分析方法、系統(tǒng)及介質(zhì)” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)