本發(fā)明提供一種存儲(chǔ)器
芯片位線失效分析方法,包括以下步驟:通過機(jī)械研磨去除待分析芯片的互連金屬層和位線層的大部分;通過機(jī)械研磨去除待分析芯片的襯底的大部分;通過濕法刻蝕完全去除待分析芯片的殘存的襯底;通過干法刻蝕去除待分析芯片位線接觸窗底部的介質(zhì)層的大部分,保留一薄層的介質(zhì)層;對(duì)待分析芯片的位線接觸窗的頂部進(jìn)行檢測(cè),確定位線失效的具體位置。本發(fā)明方法可使待分析芯片充分減薄,可直接通過電子顯微鏡進(jìn)行觀測(cè)確定其位線短路失效的具體位置,大大提高了工作效率,節(jié)省了時(shí)間成本。
聲明:
“存儲(chǔ)器芯片位線失效分析方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)